Bài giảng kỹ thuật số P5

Chia sẻ: Tran Thach | Ngày: | Loại File: PDF | Số trang:12

0
112
lượt xem
66
download

Bài giảng kỹ thuật số P5

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bộ chọn kênh (Multiplexers) - Một bộ chọn kênh tương đương với bộ chyển mạch số , nó kết nối data từ n nguồn khác nhau

Chủ đề:
Lưu

Nội dung Text: Bài giảng kỹ thuật số P5

  1. Bài Giảng Kỹ Thuật Số Chương 3 3.7. BOÄ CHOÏN KEÂNH (MULTIPLEXERS) Moät boä choïn keânh töông töông vôùi boä chuyeån maïch soá, noù keát noái data töø n nguoàn khaùc nhau. Ngoõ ra seõ choïn moät trong caùc nguoàn data ngoõ vaøo tuøy thuoäc vaøo caùc ngoõ löïa choïn Multiplexer Enable s EN D0 s Select SEL s D1 s s D0 Data s s output D1 s n data Dn-1 sources Y Data s output Dn-1 Selector Enable Vôùi 2n ngoõ vaøo thì caàn n bit select 3.7.1. Maïch choïn keânh 2 ngoõ vaøo cô baûn I1 Select Output 74LS08 0 Z=I0 Z 1 Z=I1 I0 74LS32 Z=I0 .S+I1.S 1 74LS04 S 3.7.2. Maïch choïn keânh 4 ngoõ vaøo I0 S1 S0 Output 74LS11 0 0 Z=I0 74LS04 I1 0 1 Z=I1 Z 1 0 Z=I2 I2 1 1 Z=I3 1 I3 SELECT S1 S0 GV: Nguyễn Trọng Hải Trang 62
  2. Bài Giảng Kỹ Thuật Số Chương 3 3.7.3. Maïch choïn keânh 8 ngoõ vaøo 74LS151 74LS151 G C B A Y G 1 x x x 0 D0 0 0 0 0 D0 D1 Y D2 0 0 0 1 D1 D3 0 0 1 0 D2 D4 0 0 1 1 D3 D5 W D6 0 1 0 0 D4 D7 0 1 0 1 D5 A 0 1 1 0 D6 B 0 1 1 1 D7 C W= Y Ví dụ Duøng 2 IC 74ls151 vaø 1 coång ñaûo, moät coång OR thieát keá maïch choïn keânh 16 ngoõ vaøo, 1 ngoõ ra vaø 4 ngoõ select S0, S1, S2, S3 3.7.4. Maïch choïn keânh 2 nhoùm ngoõ vaøo 74LS157 1A 1Y 74LS157 chöùa 2 nhoùm ngoõ vaøo nhö hình sau 1B 2A 2Y 2B G A /B 1Y 2Y 3Y 4Y 3A 3Y 3B 1 X 0 0 0 0 4A 4B 4Y 0 0 1A 2A 3A 4A A/B 0 1 1B 2B 3B 4B G 74LS157 3.7.5. Caùc öùng duïng cuûa maïch choïn keânh Caùc boä choïn keânh coù nhieàu öùng duïng khaùc nhau trong caùc heä thoáng soá. Caùc öùng duïng bao goàm: choïn data, hoïat ñoäng tuaàn töï, chuyeån ñoåi song song sang noái tieáp, taïo daïng soùng, taïo caùc haøm logic... phaàn naøy seõ ñeà caäp ñeán moät soá öùng duïng, moät soá coøn laïi seõ ñöôïc xeùt ñeán ôû caùc chöông sau Mạch tạo hàm logic Ví dụï. Thöïc hieän baûng söï thaät sau söû duïng multiplexer C B A Z Các biến HI 0 0 0 0 ngõ vào 0 0 1 1 0 1 0 1 0 1 1 0 G C B A D7D6D5D4D3D2D1D0 1 0 0 0 74LS151 1 0 1 0 Y=Z W 1 1 0 0 1 1 1 1 Z=A.B.C+ABC+ABC Z=A.B.C+ABC+ABC GV: Nguyễn Trọng Hải Trang 63
  3. Bài Giảng Kỹ Thuật Số Chương 3 Mux coù theå ñöôïc duøng ñeå thöïc hieän caùc haøm logic tröïc tieáp töø baûng söï thaät maø khoâng caàn ñôn giaûn hoaù haøm logic. Khi söû duïng Mux vaøo muïc ñích naøy, caùc ngoõ select ñöôïc söû duïng nhö caùc bieán logic vaø moãi ngoõ vaøo data ñöôïc noái vôùi möùc 1 hay 0 sao cho thoûa maõn baûng söï thaät. Định hướng data MUX coù theå ñònh höôùng data töø nhieàu nguoàn data thaønh 1 nguoàn ñích. Ví dụ, söû duïng 74LS157 ñeå choïn vaø hieån thò noäi dung cuûa hai boä ñeám BCD. Counter 1 Counter 2 Clock 1 BCD BCD BCD BCD Clock 2 counter counter counter counter select display G A/B 4B 2B 4A 2A 3B 1B 3A 1A G A/B 4B 2B 4A 2A 3B 1B 3A 1A 74LS157 4Y 3Y 2Y 1Y 4Y 3Y 2Y 1Y 74LS157 D C B A LT RBI RB0 D C B A LT RBI RB0 74LS47 74LS47 G F E D C B A G F E D C B A Moãi boä ñeám bao goàm 2 soá ñeám BCD. Khi select=1, ngoõ ra cuûa boä ñeám 1 seõ hieån thò leân LED 7 ñoaïn, khi select=0, ngoõ ra cuûa boä ñeám 2 seõ hieån thò leân LED 7 ñoaïn. Baèng caùch naøy, noäi dung cuûa caùc boä ñeám seõ ñöôïc hieån thò thoâng qua ngoõ select. Maïch ñònh höôùng naøy thöôøng ñöôïc öùng duïng trong caùc ñoàng hoà ñieän töû soá, ôû ñoù coù caùc boä ñeám vaø caùc thanh ghi nhö giaây, phuùt, giôø, thaùng, vaø baùo thöùc, v.v… Moät maïch MUX nhö treân seõ cho pheùp caùc data khaùc nhau ñöôïc hieån thò leân treân maøn hình coù soá LED hieån thò laø giôùi haïn GV: Nguyễn Trọng Hải Trang 64
  4. Bài Giảng Kỹ Thuật Số Chương 3 Muïc ñích cuûa kyõ thuaät Multiplex laø ñeà chia seû thôøi gian hieån thò giöõa hai hay nhieàu boä ñeám, vaø ñieàu quan troïng hôn nöõa laø tieát kieäm ñöôïc naêng löôïng, bôûi vì moät löôïng lôùn caùc boä giaûi maõ vaø LED hieån thò seõ tieâu toán moät doøng lôùn Tuy nhieân kyõ thuaät naøy cuõng coù nhöôïc ñieåm laø noäi dung cuûa caùc boä ñeám chæ hieån thò 1 laàn taïi moät thôøi ñieåm, tuy nhieân trong nhieàu öùng duïng, ñieàu naøy coù theå boû qua Mạch chuyển đổi song song sang nối tiếp (parallel to serial converter) Nhieàu heä thoáng soá xöû lyù caùc data nhò phaân ôû daïng song song (xöû lyù caùc bit ñoàng thôøi) vì toác ñoä xöû lyù nhanh hôn. Khi data ñöôïc truyeàn treân moät khaûng caùch xa, giaûi phaùp truyeàn song song seõ caàn ñeán moät löôïng daây noái lôùn. Vì lyù do naøy, caùc data nhò phaân hoaëc caùc thoâng tin ôû daïng song song ñöôïc chuyeån thaønh daïng noái tieáp tröôùc khi ñöôïc truyeàn treân moät khoaûng caùch xa. Moät phöông phaùp ñeå bieán ñoåi song song sang noái tieáp laø söû duïng boä Multiplexer nhö sau: X0 D0 X1 D1 W X2 D2 X3 D3 X4 D4 X5 D5 X6 D6 X7 D7 Y Z Mạch A đếm B C 3 bit G 74LS151 Moät boä ñeám 3 bit ñöôïc söû duïng ñeå cung caáp caùc bit maõ choïn CBA töø 000 ñeán 111, baèng caùch naøy ngoõ ra cuûa Mux seõ choïn töøng keânh Xi theo moãi xung clock, ví duï, xung clock ñaàu tieân CBA = 000 ngoõ ra seõ laø X0, xung clock thöù hai CBA = 001 ngoõ ra seõ laø X1, cöù nhö theá ngoõ ra Z seõ laø caùc ngoõ vaøo nhö ôû daïng noái tieáp X7X6X5X4X3X2X1X0 vôi X0 laø LSB ñöôïc truyeàn tröôùc vaø X7 laø MSB ñöôïc truyeàn cuoái cuøng 3.8. MAÏCH PHAÂN KEÂNH (DEMULTIPLEXERS) DeMux Enable s EN O0 s Select SEL s s s O1 O0 s Data s s O1 intput Data `On-1 Intput s On-1 Selector GV: Nguyễn Trọng Hải Trang 65
  5. Bài Giảng Kỹ Thuật Số Chương 3 Maïch phaân keânh ngöôïc laïi vôùi maïch choïn keânh. DeMUX coù moät ngoõ vaøo vaø nhieàu ngoõ ra. Ngoõ vaøo ñieàu khieån choïn (select) seõ xaùc ñònh ngoõ ra maø ngoõ vaøo seõ ñöôïc truyeàn ñeán 3.8.1. Maïch phaân keânh 1 sang 8 Select Output S2 S1 S0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 In 0 0 1 0 0 0 0 0 0 In 0 0 1 0 0 0 0 0 0 In 0 0 0 1 1 0 0 0 0 In 0 0 0 1 0 0 0 0 0 In 0 0 0 0 1 0 1 0 0 In 0 0 0 0 0 1 1 0 0 In 0 0 0 0 0 0 1 1 1 In 0 0 0 0 0 0 0 Töø baûng söï thaät vieát ñöôïc caùc bieåu thöùc ngoõ ra nhö sau Y7 = In.(S 2 S1S 0 ) , Y6 = In.(S 2 S1 S 0 ) , Y5 = In.(S 2 S1S 0 ) , … Y0 S2 Y1 S1 S0 Y7 In 3.8.2. Maïch phaân keânh 1 sang 8 vaø maïch choïn xung clock duøng 74LS138 Phaàn tröôùc ñaõ khaûo saùt 74LS138 laøm nhieäm vuï giaûi maõ, ñeán ñaây seõ tieáp tuïc öùng duïng 74LS138 laøm boä phaân keânh data vaø maïch choïn xung clock S0 A Y0 S0 A Y0 Shift Register S1 B Y1 S1 B Y1 Counter S2 C Y2 S2 C Y2 Y3 Y3 Y4 Y4 HI HI G1 Y5 G1 Y5 DATA G2A G2B Y6 Y7 G2A G2B Y6 Y7 74LS138 74LS138 GV: Nguyễn Trọng Hải Trang 66
  6. Bài Giảng Kỹ Thuật Số Chương 3 3.8.3. Maïch choïn xung clock Coù raát nhieàu öùng duïng döïa vaøo nguyeân lyù DeMUX. Sau ñaây söû duïng 74LS138 laøm boä choïn clock 3.9. MAÏCH SOÁ HOÏC 3.10.1. Maïch coäng baùn phaàn A A B S COUT S B 0 0 0 0 A S 0 1 1 0 1 0 1 0 B COUT Cout 1 1 0 1 S=AB+AB COUT = AB 3.10.2. Maïch coäng toaøn phaàn CIN A B S COUT A 0 0 0 0 0 B S 0 0 1 1 0 Cin 0 1 0 1 0 A S 0 1 1 0 1 B 1 0 0 1 0 CIN COUT Cout 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Ví dụ, Thieát keá maïch coäng toaøn phaàn töø maïch coäng baùn phaàn Ví dụ, Thieát keá maïch coäng hai soá nhò phaân 4 bit (a3a2a1a0 + b3b2b1b0 =S4S3S2S1S0 ) töø maïch coäng baùn phaàn vaø toaøn phaàn IC cộng toàn phần A4 Cout A3 Cin Cout S4 A2 B A1 S B4 S3 A B3 B2 S2 74LS183 B1 Cộng toàn phần 1 bit Cin S1 74LS83 Cộng toàn phần 4 bit GV: Nguyễn Trọng Hải Trang 67
  7. Bài Giảng Kỹ Thuật Số Chương 3 3.10.3. Maïch coäng nhìn tröôùc soá nhôù ÔÛ maïch coäng nhieàu bit, pheùp coäng haøng cao hôn caàn soá nhôù laàn coäng haøng keá tröôùc. Thôøi gian trì hoaõn naøy laø lôùn ñoái vôùi caùc pheùp tính nhanh. Ñeå khaéc phuïc phaûi theâm maïch logic ñeå taïo tröïc tieáp soá nhôù goïi laø maïch coäng nhìn tröôùc soá nhôù (toác ñoä coäng ñoäc laäp vôùi soá bit) Goïi Pi =A i ⊕ Bi A Pi B S Gi =A iBi ⇒ phöông trình coäng toaøn phaàn Ci Si =Pi ⊕ Ci-1 Ci-1 Gi Ci =Gi +PCi-1 i Ñeå hieåu roõ yù nghóa cuûa coäng nhìn tröôùc soá nhôù, vieát phöông trình C0, C1, C2, C3 vaø nhaän xeùt caùc bieán logic chöùa trong caùc phöông trình ñoù (xem nhö moät baøi taäp) 3.10.4. Maïch coäng BCD Ñoái vôùi maïch coäng BCD, neáu ñaàu ra toång khoâng phaûi laø soá BCD thì keát quaû phaûi ñöôïc coäng theâm 6 BCD BCD A B A3 A2A1A0 B3 B2B1B0 Cin C4 S3 S2S1S0 A3 A2A1A0 B3 B2B1B0 Cin C4 S3 S2S1S0 BCD BCD thứ hai thứ nhất GV: Nguyễn Trọng Hải Trang 68
  8. Bài Giảng Kỹ Thuật Số Chương 3 3.10. MAÏCH CHUYEÅN MAÕ Maïch chuyeån ñoåi maõ thay ñoåi döõ lieäu nhò phaân töø daïng naøy sang daïng khaùc Ví dụ, • BCD - LED 7 ñoaïn • BCD – nhò phaân • Nhò phaân – BCD • Nhò phaân – Gray • Gray – nhò phaân 3.10.5. Maïch chuyeån ñoåi BCD sang nhò phaân Bước 1. Xaùc ñònh soá bit nhò phaân cho maïch chuyeån ñoåi. Ví dụ, ñeå chuyeån ñoåi 2 chöõ soá BCD caàn 7bit nhò phaân, vì giaù trò lôùn nhaát 99 cuûa BCD ñoåi sang nhò phaân laø 1100011 Bước 2. Tính toång cuûa caùc soá nhò phaân töông ñöông vôùi bit 1 (theo troïng soá cuûa maõ BCD) Ví dụ, (52)10 coù maõ BCD laø 01010010, toång nhò phaân laø 80 40 20 10 8 4 2 1 Troïng soá BCD 0 1 0 1 0 0 1 0 BCD 0000010 (maõ nhò phaân cho 2) 0001010 (maõ nhò phaân cho 10) 0101000 (maõ nhò phaân cho 40) 0110100 (maõ nhò phaân cho 52) Bước 3. Xaây döïng maïch söû duïng maïch coäng nhò phaân Ví dụ, Baûng coäng cho soá BCD coù 2 chöõ soá Maõ nhò phaân töông ñöông Bit BCD Troïng soá b6 b5 b4 b3 b2 b1 b0 A0 1 0 0 0 0 0 0 1 B0 2 0 0 0 0 0 1 0 C0 4 0 0 0 0 1 0 0 D0 8 0 0 0 1 0 0 0 A1 10 0 0 0 1 0 1 0 B1 20 0 0 1 0 1 0 0 C1 40 0 1 0 1 0 0 0 D1 80 1 0 1 0 0 0 0 Vaäy b0 = A0; b1 = B0 + A1; b2 = C0 + B1; b3 = D0 + A1 + C1; b4 = B1 + D1; b5 = C1; b6 = D1; GV: Nguyễn Trọng Hải Trang 69
  9. Bài Giảng Kỹ Thuật Số Chương 3 D1 C1 B1 A1 D0 C0 B0 A0 A3 A2A1A0 B3 B2B1B0 C4 Cin B3 B2B1B0 S3 S2S1S0 A3 A2 A1A0 B3 B2B1B0 C4 Cin B3 B2 B1B0 S3 S2S1S0 b6 b5 b4 b3 b2 b1 b0 IC 74184. Chuyeån maõ BCD sang nhò phaân Các A0 b0 đầu Các A Y1 Y1 b1 A vào B0 A đầu Các Y2 Y2 b2 B B BCD C0 B ra nhị đầu Y3 từ Y3 b3 phân vào C C D0 C Y4 00 Y4 b4 BCD D D Các D Y5 TA A1 Y5 b5 1 E đến Y6 TB đầu B1 E Y6 39 Y7 TC bù 10 Y7 G Y8 của G TD Y8 BCD 74184 74184 Ví dụ, Tra baûng hoïat ñoäng cuûa 74184, ñöa ra sô ñoà noái daây chuyeån maõ BCD sang maõ buø 9 cuûa noù Ví dụ, Töø 2 IC 74184, thieát keá maïch ñoåi moät soá BCD 2 chöõ boá sang 7bit nhò phaân 3.10.6. Maïch chuyeån ñoåi nhò phaân sang BCD b0 A0 Các Các đầu b1 A Y1 B0 đầu vào b2 B Y2 C0 ra nhị Y3 D0 BCD b3 C A1 phân Y4 b4 D 6 bit Y5 B1 b5 E Y6 C1 G 74185 GV: Nguyễn Trọng Hải Trang 70
  10. Bài Giảng Kỹ Thuật Số Chương 3 Bài tập chương 3 3.1. Đơn giản mạch sau dùng đại số Boolean M N O X 3.2. Thiết kế mạch điện logic tương ứng với bảng sự thật sau A B C Y 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 3.3. Thiết kế mạch điện logic có 3 ngõ vào A, B và C.Ngõ ra ở mức HIGH chỉ khi có 2 ngõ vào là mức LOW. 3.4. Một số nhị phân 4 bit được ký hiệu là A3A2A1A0, với A0 là bit LSB, thiết kế mạch logic mà ngõ ra ở mức HIGH khi các số nhị phân lớn hơn 0010 và nhỏ hơn 1000. 3.5. Thực thi mạch điện ở bài 3.3 dùng tất cả là cổng NAND 3.6. Thực thi mạch điện ở bài 3.4 dùng tất cả là cổng NAND 3.7. Một bộ đếm BCD với ngõ ra 4 bit mã BCD hiển thị số xung được đưa vào bộ đếm. Thí dụ, sau 4 xung, ngõ ra của bộ đếm là DCBA = 01002 = 410. Bộ đếm Reset về 0000 tại xung thứ 10 và bắt đầu đếm trở lại. Nói cách khác, ngõ ra DCBA không bao giờ biểu diễn giá trị lớn hơn 10012 = 910. Hãy thiết kế mạch logic với ngõ ra ở mức HIGH khi đếm số 2, 3, 9. D C BCD Logic B X Counter circuit A 3.8. Hình sau biểu diễn 4 công tắc trong mạch điều khiển máy copy. Thông thường các công tắc này mở (open). Khi có giấy đi qua công tắc thì đóng (close). Công tắc 1 và 4 không thể đóng (close) tại cùng 1 thời điểm. Hãy thiết GV: Nguyễn Trọng Hải Trang 71
  11. Bài Giảng Kỹ Thuật Số Chương 3 kế 1 mạch logic với ngõ ra mức HIGH khi 2 công tắc hay nhiều hơn cùng đóng. +5V SW1 +5V SW2 +5V SW3 Logic X circuit +5V SW4 3.9. Hình sau thể hiện mạch nhân hai số nhị phân 2 bit x1x0 và y1y0, ngõ ra là số nhị phân z3z2z1z0 tương đương với tích đại số của 2 số ngõ vào. Hãy thiết kế mạch logic cho mạch nhân. X1 Z3 MSB X0 Multiplier Z2 Y1 circuit Z1 Y0 Z0 LSB 3.10. Một mã BCD được truyền tới thiết bị nhận ở xa, các bit là A3A2A1A0, với A3 là bit MSB. Mạch nhận gồm 1 mạch phát hiện lỗi BCD để kiểm tra mã nhận. Thiết kế mạch kiểm tra tạo mức HIGH nếu có bất kỳ điều kiện lỗi nào xảy ra. 3.11. Thiết kế mạch logic với điều kiện: tín hiệu ngõ vào A đến ngõ ra Y chỉ khi ngõ vào điều khiển B ở mức LOW và ngõ vào điều khiển C ở mức HIGH, các trường hợp còn lại ngõ ra ở mức LOW. 3.12. Thiết kế mạch logic điều khiển sự đi qua của 1 tín hiệu A theo các yêu cầu sau: 1. Ngõ ra X = A khi ngõ vào điều khiển B và C giống nhau. 2. X duy trì mức HIGH khi B và C khác nhau. 3.13. Thiết kế mạch logic có yêu cầu cho ở hình sau. A1 Multiplexer Z S Z 0 A0 A0 1 A1 S 3.14. Trong máy tính, bộ vi xử lý (microprocessor unit = MPU) luôn được kết nối với 1 trong các phần sau: (1) bộ nhớ truy cập ngẫu nhiên (RAM = random- access memory), lưu trữ các chương trình và dữ liệu mà nó có thể được thay đổi 1 cách nhanh chóng; (2) bộ nhớ chỉ đọc (read-only memory), lưu trữ các chương trình và dữ liệu mà không khi nào thay đổi; (3) thiết bị vào ra bên GV: Nguyễn Trọng Hải Trang 72
  12. Bài Giảng Kỹ Thuật Số Chương 3 ngoài (I/O) chẳng hạn như keyboard, máy in. Khi thực thi 1 chương trình, MPU sẽ tạo ra một mã địa chỉ mà nó chọn loại thiết bị (RAM,ROM or I/O) muốn thực thi. Hình sau chỉ ra 1 cách kết nối tiêu biểu ở đó MPU xuất ra 1 mã địa chỉ 8 bit A15-A8. Thực ra MPU xuất ra 1 mã địa chỉ 16 bit, nhưng các bit thấp A7-A0 không dùng cho quá trình chọn thiết bị. Mã địa chỉ được cấp tới 1 mạch logic để tạo ra các tín hiệu chọn thiết bị RAM, ROM, và I/O. A15 A14 A13 RAM A12 A11 A10 A9 A8 I/O MPU ROM Phân tích mạch và xác định những điều sau: (a) Khoảng địa chỉ A15-A8 mà nó tích cực RAM (b) Khoảng địa chỉ A15-A8 mà nó tích cực I/O (c) Khoảng địa chỉ A15-A8 mà nó tích cực ROM Hãy biểu diễn các địa chỉ ở nhị phân và hex. 3.15. Cho haøm Boolean sau: Y = ∏ DCBA (3,5,6,11,12,13,14,15) + d (4,7,8,9) a). Ruùt goïn haøm Y, bieåu dieãn haøm Y duøng coång logic b). Töø haøm Y ruùt goïn, bieán ñoåi laïi maïch logic duøng toaøn coång NOR c). Thöïc hieän haøm Y duøng MUX 8 sang 1 (74LS151) 3.16. Cho haøm Boolean sau: Y = ∑ ABC (0,1,4) + d (3,6) a). Ruùt goïn haøm Y, bieåu dieãn haøm Y duøng coång logic b). Töø haøm Y ruùt goïn, bieán ñoåi laïi maïch logic duøng toaøn coång NAND c). Thöïc hieän haøm Y duøng giaûi maõ 3 sang 8 (74LS138) GV: Nguyễn Trọng Hải Trang 73

CÓ THỂ BẠN MUỐN DOWNLOAD

Đồng bộ tài khoản