Bài giảng : Mạch tuần tự Flip Flop và ghi dịch

Chia sẻ: 124357689

Tham khảo sách 'bài giảng : mạch tuần tự flip flop và ghi dịch', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Bạn đang xem 20 trang mẫu tài liệu này, vui lòng download file gốc để xem toàn bộ.

Nội dung Text: Bài giảng : Mạch tuần tự Flip Flop và ghi dịch

NỘI DUNG CHÍNH:
KHÁI QUÁT:

Mạch số được chia ra làm 2 loại lớn:
Mạch tuần tự (Sequential circuit)
Mạch tổ hợp (Combinational circuit)

•Tính nhớ
Trạng •Tính đồng bộ
thái
trước đó

Mạch tổ hợp Mạch tuần tự

Trạng
thái ngõ
vào
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS


Q
S
Ngõ
Ngõ Chốt ra
vào R Q


Hình: Mạch chốt RS

Nhận xét: Mạch có 2 ngõ vào là R và S và 2 ngõ ra Q và Q
trong đó 2 ngõ ra bao giờ cũng bù nhau
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Cấu tạo mạch chốt:
Được tạo bởi 2 cổng NAND có hồi tiếp chéo. Hai
ngõ vào được gọi là S (viết tắt cho Set) và R (viết tắc
cho Reset)


S N1 Q Q



Q
N2
R
Ngoài ra có thể thay 2 cổng NAND
thành 2 cổng NOR
* Không đổi: so với trạng thái trước nó.
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
 Ứng dụng của mạch chốt:
Mạch chống dội

• Mạch dùng nút
Sự
nhấn, nút bật.
dội
• Mạch logic có công
tắc ấn tương đối xa


Trạng thái ngõ ra của
mạch logic có thể thay
đổi nhiều lần trước khi
ổn định ở trạng thái ta
mong muốn.
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Ứng dụng của mạch chốt:
Mạch chống dội




Cay Viet.swf
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Ứng dụng của mạch chốt:
Dao động tạo sóng vuông:




3 điện trở và 2 tụ điện được lắp thêm vào. Điện trở phải được chọn ở trạng thái sao
cho trạng thái 2 cổng khác 0 mà ở trong vùng tuyến tính (giữa 0.9V và 1.6V đối với
TTL) để sự nạp xả điện của 2 tụ sẽ khiến cho các ngõ vào chuyển mạch giữa mức
logic “0” và “1”.
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Flip Flop RS:
S

N1 Q
CK

Q
N2

R


* Clock tác động ở mức cao
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Flip Flop nảy ở mức cao hay mức thấp của đồng
Mức cao
hồ: τ Cạnh xuống

Cạnh lên



Chu kỳ T

Hình : Tính hiệu đồng hồ Mức thấp
Tín hiều đồng hồ: là tín hiệu hình vuông tuần hoàn
(thông thường: đối xứng) có khổ rộτng xung nhỏ hơn hay
bằng phân nữa chu kì T.
Tính hiệu thực tế cho dù có thời tăng và thời giảm dầu
nhỏ nhưng cũng khác 0 nên cạnh lên và cạnh xuống có một
độ dốc nào đó.
5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS
1. Flip Flop nảy ở mức cao hay mức thấp của đồng
hồ:
Clock tác động ở mức cao: Clock tác động ở mức thấp:
 Khi đông hồ ở mức cao:  Khi đông hồ ở mức
thì ngõ vào thay đổi sẽ làm ngõ ra thấp: thì ngõ vào thay đổi sẽ làm
thay đổi. ngõ ra thay đổi.
Khi đồng hồ ở mức Khi đồng hồ ở mức cao:
thấp: bất chấp ngõ vào thay đổi bất chấp ngõ vào thay đổi thì ngõ
thì ngõ ra cũng không đổi ra cũng không đổi



Q
S Q
S
CK CK
Q
R Q
R
5.2 FLIP FLOP JK:
1. Cấu tạo mạch chốt:

Flip flop JK dùng để khắc phục hiện tượng ngõ ra bất ổn

Q
(Q và tạm thời ở cùng trạng thái) do cả S và R cùng ở
mức cao
5.2 FLIP FLOP JK:
1. Cấu tạo mạch chốt:

Flip flop JK có cấu tạo gồm flip flop RS có mắc thêm 2

cổng AND để tránh trạng thái cấm. Do sự hồi tiếp của
Q
ngõ vào FF RS là S =J , R =KQ. Mạch hoạt động theo
bảng chân trị như hình vẽ sau:
5.2 FLIP FLOP JK:
5.2 FLIP FLOP JK:
1. Sự đua vòng quanh:
flop JK có đồng hồ tác động vào tầng đầu thay
 Flip
vì vào FF RS.




τ




Mạch của FF JK và sự đưa vòng quanh
5.2 FLIP FLOP JK:
1. Cấu tạo chủ tớ:
Để tránh sự đua vòng quanh, ta cấu tạo flip flop JK như sau:





MASTER




SLAVE
1
CK
0
5.2 FLIP FLOP JK:
1. Cấu tạo chủ tớ:
Tầng tớ đổi trạng thái tức FF đổi trạng thái khi từ CK = 1

xuống CK = 0 nên trong ký hiệu của FF chủ tớ, người ta thêm

dấu để biểu thị điều này. Mạch FF chủ tớ được nảy bởi
|




|

mức hay bởi xung.

J
|
|
Q
CK
|

|
Q
K
5.2 FLIP FLOP JK:
1. Flip Flop nảy bằng cạnh (sườn) của đồng hồ:

Ta có thể tránh hiện tượng đua vòng quanh nếu xung đồng hồ
hẹp và đã cách làm cho flip flop chuyển mạch theo cạnh (sườn)
(Edge triggered) thay vì theo mức.
FF 74LS109AN – JK Possitive Edge Triggered flip flop

J K CK Q

0 0 Q0
CK

0 1 0

1 0 1

1 1 Q0
FF 74LS112AN – JK Negative Edge Triggered Flip flop

J R CK Q

0 0 Q0
J Q

0 1 0
CK

1 0 1
R Q

1 1 Q0
 Mạch tạo cạnh dùng 1 cổng NOT và 1 cổng AND.
Chính sự trì hoãn qua cổng NOT và AND đã tao nên
1 xung hẹp ở ngõ ra




1 1
CK CK
0 0
1 1
CK CK
0 0
1 1
CK ↑ CK ↓
0 0
5.2 FLIP FLOP JK:
1. Flip Flop nảy bằng cạnh (sườn) của đồng hồ:


Ở flip flop dạng nảy bằng cạnh của đồng hồ các ngõ vào
như S, C, J, K được gọi là ngõ vào đồng bộ (Synchronous
input) có nghĩa là sự tác động logic của các ngõ vào này
xảy ra đồng bộ với cạnh của đồng hồ
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI


Mục tiêu :


 Hiểu cách cấu tạo nên Flip Flop D và Chốt D.

 Hiểu cách hoạt động của Flip Flop D và Chốt
D.
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Giới thiệu:

 Flip Flop D có một ngõ vào nên rất thuận tiện trong việc sử
dụng.
Cấu tạo:


nối 2 ngõ vào của Flip Flop RS hoặc JK với một ngõ vào
 Khi
(ngõ vào D – viết tắt của “Data” or “Delay”), ta được Flip Flop
D.


D Q
S(J)

CK
CK
Q
R(K)
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Hoạt động logic:
Ngõ ra có cùng logic như ngõ vào mỗi khi có cạnh đồng
hồ lên (cạnh lên hoặc cạnh xuống còn tùy thuộc vào flip
flop).




Bảng: Sự thật
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Cách hoạt động: (điều kiện – cạnh của đồng hồ đi lên)
Nếu D = 0(màu xanh = 0, màu đỏ = 1)
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Cách hoạt động: (điều kiện – cạnh của đồng hồ đi lên)
Nếu D = 1(màu xanh = 0, màu đỏ = 1)
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Ứng dụng:
Flip Flop D thường là nơi chuyển dữ liệu từ
ngõ vào D đến ngõ ra Q, để cung cấp dữ liệu
cho mạch tiếp theo (đã hiểu tại sao ngõ vào
viết tắt là D - Data).
Dữ liệu ở ngõ vào D phải chờ đến khi có
xung đồng hồ thì mới xuất hiện ở ngõ ra
được, thế nên có thể xem Flip Flop D như
một mạch trì hoãn. (đã hiểu tại sao ngõ vào
viết tắt là D - Delay).
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Flip Flop D:
Dạng sóng của Flip Flop D:
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Chốt D:
Cấu tạo:
Cũng giống như Flip Flip D, Chốt D cũng chỉ có một
ngõ vào là D.
Điều khác biệt với Flip Flop D là: Ngõ vào đồng hồ
CK (D Flip Flop) được thay bởi ngõ vào cho phép
Enable (D Latch)


D Q
S(J)

E
Q
R(K)
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Chốt D:
Hoạt động logic và bảng sự thật:
Khi ngõ vào cho phép E ở mức cao, ngõ ra Q sẽ có có mức
logic giống với ngõ vào D ,
Khi ngõ vào cho phép E ở mức thấp, trạng thái của ngõ
vào D ngay trước khi E xuống thấp sẽ được chốt vào.
Như vậy, trạng thái này đã được lưu giữ bởi Q, và ngõ ra Q
sẽ ko thay đổi cho tới khi ngõ vào cho phép E lên cao trở
lại.
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Chốt D:
Giải thích cách hoạt động: (E = 1)
Nếu D = 1: (màu xanh = 0, màu đỏ = 1)




E
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Chốt D:
Giải thích cách hoạt động: (E = 1)
Nếu D = 0: (màu xanh = 0, màu đỏ = 1)




E
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Chốt D:
Ứng Dụng


Đáp ứng nhu cầu
logic rất cần thiết
Lưu trữ dữ được ứng dụng
trong nhiều lĩnh vực
liệu tạm chính như: điều
thời khiển (remote), máy
tính (computer),…
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Ký hiệu IEEE/ANSI của flip flop:

PR

J S Q

C
CK
Q
R
K

CL
Flip Flop JK
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Ký hiệu IEEE/ANSI của flip flop:

PR

S Q
J


Q
C
CK R

CL
Flip Flop D
5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI

1. Ký hiệu IEEE/ANSI của flip flop:



Q
C


Q
D
EN


Chốt D
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT
1. Một số Flip Flop
TTL
FF JK 74LS76
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT
Một số Flip Flop TTL



Q 0




Q Q
0
0




Mạch của FF JK 74L76



Bảng chân trị của FF JK 74L76
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT



Điều kiện hoạt động khuyến
cáo
Đặc
Tính Kỹ Đặc tính
Điện
Thuật
Đặc tính chuyển
mạch
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT
Các điều kiện hoạt động khuyến cáo



µA
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT
Đặc tính điện:




(V cc = 4.75V ,V IH = 2V ,V IL = 0.8V , I OH = − 400µ A)

(V = 4.75V ,V IH = 2V ,V IL = 0.8V , I OL = 8mA)
cc

µA
µA
µA
µA
5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT
Đặc tính chuyển mạch:




C = 15 pF
L

Q 0


Q 0


C = 15 pF R = 2 KΩ
L L

Q 0

Q 0


C = 15 pF R = 2 KΩ
L L
5.5 Flip Flop và chốt CMOS
Giới thiệu: CK

P
Y
X
N
CK

Ngõ ra chuyển đổi trạng thái khi đồng
hồ chuyển từ mức cao xuống mức
thấp hoặc từ mức thấp lên mức cao.
5.5 Flip Flop và chốt CMOS
1. Mạch chốt CMOS
CK




Hình: Mạch Chốt dùng cổng truyền
5.5 Flip Flop và chốt CMOS
1. Flip Flop D CMOS




Nhận xét: là 2 cổng truyền T1, T4 được kích như
nhau (CK vào P, CK vào N) và 2 cổng truyền T2,
T3 được kích như nhau( CK vào P, CK vào N).
T1




Hình: Mạch Flip Flop D dùng cổng truyền
5.5 Flip Flop và chốt CMOS
1. Flip Flop JK CMOS


Cấu tạo mạch của mạch FF JK phức tạp hơn mạch FF

D do có 2 ngõ. Ở hình trên một cổng đảo của mỗi mạch
chốt cơ bản được đổi thành cồng NAND để có thêm
ngõ vào Reset R.
 Một số mạch chốt và FF CMOS, cũng giống như các
cổng CMOS, cũng gồm nhiều loạt như CD4000,
MC14000, 74C, 74HC, 74HCT, v.v…
5.5 Flip Flop và chốt CMOS
1. Khảo sát một số IC Flip Flop và một số chốt
CMOS
 74HC/HCT 533, 563: tám chốt trong suốt đảo ra 3 trạng
thái (Octal intering transparent latch 3- state output)
 74HC/HCT 533, 563 là 8 chốt tốc độ cao chế tạo theo
công nghệ CMOS cổng silicium, có công suất tiêu tán
thấp và có thể thúc 15 tải TTL-LS. Khi ngõ cho phép
chốt (latch enable) LE ở cao dữ liệu vào ở D đến mạch
ra, nếu ngõ cho phép ra (output enable) OE ở thấp dữ
liệu sẽ ra ở Q nhưng đảo lại (Q=D). Khi OE ở cao ngõ
ra ở trạng thái trở kháng cao. Khi ngõ LE ở thấp dữ liệu
D ngay trước đó được chốt vào xem bảng sự thật.
5.5 Flip Flop và chốt CMOS
1. Khảo sát một số IC Flip Flop và một số chốt CMOS
Sơ đồ chân và bảng chân thật của 74HC/HCT563
L= mức thấp, H= mức cao, l= mức thấp trong 1 thời gian thiết lập
trước chuyển tiếp cao xuống thấp của LE, h= mức cao trong 1 thời
gian thiếp lập trước chuyển tiếp cao xuống thấp của LE, x= mức
cao hoặc thấp, Z= trạng thái Z cao.
OE 20 Vcc
Q0
0D 19
Q1
3
1D 18
Q2
2D 4 17
Q3
3D 5 16
Q4
4D 6 15
Q5
5D 7 14
8 Q6
6D 13
Q7
9 12
7D
IE
10 11
GND
5.5 Flip Flop và chốt CMOS
1. Khảo sát một số IC Flip Flop và một số chốt CMOS
Sơ đồ của 1 chốt của 74CH/HCT563
5.5 Flip Flop và chốt CMOS
1. Khảo sát một số IC Flip Flop và một số chốt CMOS
Sơ đồ của 1 chốt của 74CH/HCT173
5.5 Flip Flop và chốt CMOS

Sau đây là một số Flip Flop D khác:
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Mạch chia đôi tần sô (flip flop T):

T J S
Q
CK CK
Q
Q 0


K
T=1
1
CK 0
1
Q 0


Flip flop JK mắc như flip flop T để thực hiện sự chia đôi tần số CK
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Mạch báo động khi tia sáng bị cắt
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Mạch đóng và tắt tín hiệu đồng hồ có chống dội




Hình: Mạch đóng và tắt tính hiệu đồng hồ có chống dội
Hình: Mạch cho số nguyên xung đồng hồ ở ngõ ra.
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Mạch phát hiện tuần tự của các dữ liệu:
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Đếm:
5.6 ỨNG DỤNG CỦA FLIP FLOP VÀ CHỐT
1. Lưu dữ liệu song song:
5.7 MẠCH GHI DỊCH
5.7 MẠCH GHI DỊCH
Flip flop có
khả năng nhớ
1 bit



Muốn
mạch nhớ
được nhiều
bit???

Các flip flop
nhóm lại để tạo
thành thanh ghi
(register)
5.7 MẠCH GHI DỊCH
1. Cấu tạo của ghi dịch cơ bản:

QC
QA QB QD



Dữ liệu
vào nối
tiếp Ra nối
FFB FFD tiếp
FFA FFC




CK

CL
5.7 MẠCH GHI DỊCH
1. Sự hoạt động của ghi dịch:
5.7 MẠCH GHI DỊCH
5.7 MẠCH GHI DỊCH
c . Các loại ghi dịch:




4 bit Nối tiếp -> Song song
D/c phải
5 bit Nối tiếp -> Nối tiếp
D/c trái
8 bit Song song -> Nối tiếp
D/c phải + trái
SR 16 bit Song song -> Song song
5.7 MẠCH GHI DỊCH
1. Các loại ghi dịch:
Nạp song song:




Hình: nạp song song vào ghi dịch
5.7 MẠCH GHI DỊCH
1. Các loại ghi dịch:
Dịch chuyển trái:

Muốn dịch chuyển trái dữ liệu đã lưu trữ ta chỉ cần nối
ngược chiều các FF.
5.7 MẠCH GHI DỊCH
1. Khảo sát vài IC ghi dịch
GHI DịCH 4
BIT
5.7 MẠCH GHI DỊCH
1. Khảo sát vài IC ghi dịch
GHI DịCH 5 BIT
5.7 MẠCH GHI DỊCH
1. Khảo sát vài IC ghi dịch
bảng sự thật của 7496
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ghi dịch CMOS:


Ghi dịch CMOS được cấu tạo từ flip
flop CMOS , đây là các ghi dịch
tĩnh( Static shift register), ngoài ra còn có
ghi dịch động( Dynamite shift register)
nhờ các công nghệ MOS và CMOS
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ghi dịch CMOS:

Ghi dịch CMOS có các loại như SR TTL( phần lớn là cùng mã

số) như 74194/LS194/HC194/HCT194.
 Ngõ Clear thường được gọi là MR( Master Reset)
5.8 GHI DỊCH CMOS, KÝ HIỆU IEEE/ANSI
1. Ghi dịch CMOS:
74HC164/HCT164: Ghi dịch 8bit vào nối tiếp ra song song

Tương ứng 74164/LS164 của công nghệ lưỡng cực.

Mạch có ngõ đồng hồ (CP) tác động lên, ngõ MR tác
động ở mức thấp, và 2 ngõ dữ liệu nối tiếp DS1, DS2
(một trong 2 ngõ cho phép dữ liệu vào mạch hay không)
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI




DS1 Q R Q R Q
D
DS2
R
R
R

CP



MR
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ghi dịch CMOS:
74HC164/HCT164: Ghi dịch 8bit vào nối tiếp ra song song
Một số đặc điểm:


+ Số tỏa ra: Ngõ ra thường là 10 tải TTL-LS, ngõ ra thúc
bus là 15 tải TTL-LS
+ Khoảng nhiệt độ hoạt động: -40- đến 85OC
+ Trì hoãn truyền và các thời gian chuyển tiếp cân xứng
+ Loạt 74HC: Điện thế cấp điện VCC=2 đến 6v; độ
miễn nhiễu cao, NIL= NIH =30%VCC ở VCC=5V
+ Loạt 74HCT: Điện thế cấp điện VCC=4.5V đến 5.5
V;tương thích ở ngõ vào với TTL-LS: VIL=0.8V max,
VIH=2V max ; tương thích với ngõ vào TTL: I1< 1uA ở
VOL,VOH
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
MRP
VCC Q7 Q6 Q5 Q4 C


14 13 12 11 10 9 8




74HC/HCT194


1 2 3 4 5 6 7

DS1 DS2 Q0 Q1 Q2 Q4 GND
Chế độ vào ra
hoạt
động
MR CP DS1 DS2 Q0 Q1-Q7


Reset L x x x L L-L
Dịch H L h l q0- q6
chuyển H L h l q0- q6
phải H H l l q0- q6
H H h h q0- q6
H: mức cao(1), L:mức thấp(0), : cạnh lên
h: mức cao ngay trước khi có cạnh lên của đồng hồ
l: mức thấp ngay trước khi có cạnh lên của đồng hồ
q: trạng thái ngõ vào ngay trước khi có cạnh lên của đồng hồ
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ghi dịch CMOS:
4731B: Bốn ghi dịch 64 bit vào nối tiếp ra nối tiếp:
IC 4731B gồm 4 ghi dịch giống nhau có chung nguồn

VCC và đất. Mỗi ghi dịch gồm 64 tầng FF nối tiếp, ngõ
vào nối tiếp vào tầng đầu , ngõ ra nối tiếp là ngõ ra của
FF cuối cùng và ngõ vào đồng hồ đáp ứng ở cạnh xuống
 Công dụng của ghi dịch là trì hoãn dữ liệu 64 chy kỳ
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ký hiệu IEEE/ANSI của ghi dịch:

Ký hiệu IEEE/ANSI khác với ký hiệu thường, ví dụ ở

74164
 Phần trên hai khuyết là phần điều khiển và phần dưới
được chia làm 8 vùng hẹp biểu thị 8bit
 MR tác động ở mức thấp, CP( clock pulse) tác động ở
cạnh lên
 Ở ngõ đồng hồ vào ghi dịch C1 ý nói đồng hồ này chỉ
tác động lên FF có số 1 đi trước. Dấu / sau C1 là để ly
cách C1 với  là cạnh tác động của đồng hồ.
5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI
1. Ký hiệu IEEE/ANSI của ghi dịch:

 Đồng hồ tạo sự dịch chuyển cho các bit dữ
liệu đang lưu theo chiều Q0 đến Q7
 Ở vùng đầu tiên của phần dưới 2 khuyết có 2
ngõ vào dữ liệu A,B và ngõ ra Q0. Dấu 1 để chỉ
dữ liệu 1 các vùng khác giống như vùng đầu
nên ko cần ghi ra. => Đồng hồ tác động lên tất
cả FF.
5.9 ỨNG DỤNG GHI DỊCH
Giới thiệu:
5.9 ỨNG DỤNG GHI DỊCH
1. Lưu trữ và dịch chuyển dữ liệu:

 ứng dụng cơ bản và cung khá phổ biến cả SR
lầ lưu trữ dữ liệu.SR n bit lưu trữ được n bit
dữ liệu một thời gian mà chừng nào mạch còn
được cung cấp điện
 Dịch chuyển dữ liệu la khả năng cơ bản thứ
2.Dịch chuyển thì có dịch chuyển phải,dịch
chuyển trái,dịch chuyển vòng quanh.
5.9 ỨNG DỤNG GHI DỊCH
1. Lưu trữ và dịch chuyển dữ liệu:
Ví dụ dịch bit:
B1 b2 b3 b4 b5 b6 b7 b8

1000110 1
dịch chuyển trái 1 bit

01000110 1
dịch chuyển phải 1 bit

1 00011010

(a) Số chẵn
5.9 LƯU TRỮ VÀ DỊCH CHUYỂN DỮ LIỆU
1. Tạo ký tự hoặc dạng điều khiển:

Dùng để tạo tín hiệu (dạng sóng) tuần
hoàn ra nối tiếp.
Thay đổi dạng sóng bằng cách thay đổi mã
số nhị phân nạp vào ghi dịch,và thay đổi
chu kỳ sóng bằng cách thay đổi tốc độ
đồng hồ mà đối với các ghi dịch có thể từ 0
đến 200MHz
5.9 LƯU TRỮ VÀ DỊCH CHUYỂN DỮ LIỆU
1. Chuyển đổi dữ liệu từ nối tiếp sang song song và ngược lại:

MÁY
MÁY
TÍNH
Ghi Ghi
TÍNH
2
dịch dịch
1
nối
song
tiếp
song
sang sang
nôi song
Dữ
tiếp song
liệu
8bit
Đề thi vào lớp 10 môn Toán |  Đáp án đề thi tốt nghiệp |  Đề thi Đại học |  Đề thi thử đại học môn Hóa |  Mẫu đơn xin việc |  Bài tiểu luận mẫu |  Ôn thi cao học 2014 |  Nghiên cứu khoa học |  Lập kế hoạch kinh doanh |  Bảng cân đối kế toán |  Đề thi chứng chỉ Tin học |  Tư tưởng Hồ Chí Minh |  Đề thi chứng chỉ Tiếng anh
Theo dõi chúng tôi
Đồng bộ tài khoản