Bài giảng về Mạch điện tử 2

Chia sẻ: peheo_1

Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sóng sin - Máy tính có phần mềm Orcad B. Phần thực hành: I. Dùng BJT I.I Lý thuyết cơ bản 1.1. Đáp ứng tần số của mạch khuếch đại    Mỗi mạch khuếch đại đều có một khoảng tần số hoạt động nhất định, gọi là băng thông (Bank width) hoạt động của hệ thống. Ký hiệu: BW = [fH – fL] (Hz)...

Bạn đang xem 20 trang mẫu tài liệu này, vui lòng download file gốc để xem toàn bộ.

Nội dung Text: Bài giảng về Mạch điện tử 2

Bộ Công thương
Trường Đại học Công nghiệp
Thành phố Hồ Chí Minh




Thí nghiệm
MẠCH ĐIỆN TỬ 2




Người biên soạn
Nguyễn Hoàng Việt
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC



Bài 1:
KHẢO SÁT ĐÁP ỨNG TẦN SỐ THẤP CỦA MẠCH
KHUẾCH ĐẠI GHÉP RC


A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát sóng sin
- Máy tính có phần mềm Orcad
B. Phần thực hành:
I. Dùng BJT
I.I> Lý thuyết cơ bản
1.1. Đáp ứng tần số của mạch khuếch đại
 Mỗi mạch khuếch đại đều có một khoảng tần số hoạt động nhất định, gọi là băng
thông (Bank width) hoạt động của hệ thống.
Ký hiệu: BW = [fH – fL] (Hz)
 Mạch khuếch đại được đặc trưng bởi hàm truyền hệ số khuếch đại, được gọi là Ai
hay Av.
 Đáp tuyến băng thông của mạch khuếch đại
Ax (dB)
Midband
A
gain
Am
m
2
f(Hz)
fL fH


1.2. Phương pháp khảo sát đáp ứng tần số của mạch khuếch đại
a. Phương pháp khảo sát:
i. Bước 1: Vẽ mạch tương đương ở vùng tần số hoạt động
ii. Bước 2: Thiết lập biểu thức của hàm truyền hệ số KĐ
iii. Bước 3: Vẽ biểu đồ Bode cho tần số và pha
Ví dụ: Cho mạch điện tương đương sau
R1 Vo
+
V1
vi I1
R2 C ie Rc
-
0




1
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC


i Rc i
Vo 1
Ta có Av    e  e   Rc 
1
Vi ie vi R2 
jwC
R1 
1
R2 
jwC

1
( R2 )
(1  jwCR2 )
Rc
jwC
Av   Rc   
( R  R2 ) R1  R2 1  jwC ( R1 // R2 )
R1 R2  1
jwC
(1  jwCR2 )
Rc
Av   
Vậy
R1  R2 1  jwC ( R1 // R2 )
1 1
W1  W2 
Đặt ,
CR2 C ( R1 // R2 )
w
(1  j
)
Rc W1
Av   
=>
R1  R2 (1  j w )
W2

w2
1 (
)
Rc W1
Av  
Vậy: (1)
R1  R2 w2
1 ( )
W2

 Vẽ biểu đồ Bode cho tần số tín hiệu
Khai triển decibel ta được:

Av dB   20 lg Av  20 lg(
Rc w w
)  20 lg 1  ( ) 2  20 lg 1  ( ) 2 (dB)
R1  R2 W1 W2

Hay Av (dB)  A0  A1  A2


 0dB ( w  0)
w2 
Xấp xĩ gần đúng A1  20 lg 1  ( )   3dB ( w  W1 )
W1  w
20 lg W ( w  W1 )
 1




Biểu đồ Bode cho A1




2
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC



A1 (dB)
20
20dB/decad
e
w(rad/s)
w 10w1
1



Biểu đồ Bode cho các A0, A1, A2
Ax (dB)
A1
A0
20 20dB/decad
e
W2 10w2 w(rad/s)
W1 10w1


A2
Biểu đồ Bode tổng của Av
Av (dB)
Mid-bank
gain
A
0
20dB/decad
w(rad/s)
e
W1 W2

I.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




3
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC




V3
12Vdc

Rc
Rb1
0
1k Cc
100k
10u
Cb Q1

10u
Q2SC1815
20mVac R1
V2
Rb2
10k Re Ce RL
0Vdc
10k
100 100u 1k



0
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =
Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0



4
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC


v0
Độ lợi Av=
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




3> Chạy mô phỏng Pspice để xác định kết quả

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và m ô
phỏng

II. Dùng FET
II.I> Lý thuyết cơ bản
1> Khảo sát đáp ứng tần số thấp của mạch khuếch đại FET ghép RC
Cho mạch khuếch đại FET đặc trưng như hình vẽ




5
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC



Vcc
Các linh kiện FET trong thực tế có các
giá trị:
Rd
gm : trở dẫn (khoảng vài mili 1/Ω)
Cd
rds : Trở kháng ngõ ra DS (vài chục -
vài trăm KΩ)
ri Cg 2
3
Cgs: giá trị cảm kháng ngỏ vào GS (vài
1
PF - vài chục PF)
RL
Rg Cgd: giá trị cảm kháng ngõ ra GD ( 0.1
Rs Cs
Vi
PF - vài PF)
1MEG


0


Phương pháp khảo sát đáp ứng tần số thấp của mạch FET cũng giống như với BJT, ta
chia mạch làm hai trường hợp: Đáp ứng của cụ Bypass Cs và đáp ứng của tụ Coupling.
Đáp ứng của tụ Bypass
Mạch tương đương tín hiệu bé như hình vẽ
rds

D i0 iL
ri
S
G
gm vgs
Rg
Rs Rd
Vi
Cs RL
1MEG


0
Mạch tương đương thevenin
rds _ i0 D
ri iL
S
G +

gm rdsvg s
Rg
Rs Rd
Vi
Cs RL
1MEG


0
Ta có, v gs  v g  vs , và dặt   g m rd s




6
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC



rds _ _ i0 D iL
S + +
vS vi
Rs Rd
Cs RL



0

vS vi
rds
S_ _ i0 D
+M iL
+


Rs Rd
Cs RL



0

Dùng phép biến đổi tương đương Thevenin cho đoạn mạch MO
vi_
rds i0 D iL
M +


(1   ) Rs Rd
Cs
RL
(1   )


0
v
vL Ri i
Vậy, Av   LL  0  i
 vi vi
vi i0
RR 1

 L d 
Rd  RL r  R // R  1   [ R //( 1
)]
jCS
ds d L S



1 1
   ( RL // Rd )  ( RL // Rd )
(1   ) RS rds  RL // Rd
(1   ) RS
rds  RL // Rd  
1  jRS CS (1   ) 1  jRS CS

rds  RL // Rd
Đặt Ri 
(1   )
Ta có,
  1  jRS CS
1
Av  
( RL // Rd ) ( RL // Rd )
(1   ) (1   ) Ri  jRS RiCS  RS
RS
Ri 
1  jRS CS




7
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC


 1  jRS CS  RL // Rd 1  jRS CS
 
( RL // Rd )
(1   ) Ri  RS  jRS RiCS (1   ) Ri  RS 1  j RS Ri C
Ri  RS
S




1  jRS CS
 RL // Rd
Hay, Av  
(1   ) Ri  RS 1  j ( Ri // RS )CS

Viết gọn lại ta được:

 1
 1  R C
R // Rd 1  j / 1
 
Av   L  , với 
SS

(1   ) Ri  RS 1  j / 2 1
 2 

 ( Ri // RS )C S

Ta thấy: RS CS > ( Ri // RS )CS

1 1
L  , Hay f L 
Vậy tần số cắt dưới:
2 ( Ri // RS )CS
( Ri // RS )C S

II.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi

V4
12Vdc
Rd

3.3k Cd
0
10u
Cg J1

10u
BC264A
50mVac RL
V3
Rg Rs
100k
Cs
0Vdc 1Meg 100 110u




0


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




8
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)




Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




9
Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC




3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng




10
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC



Bài 2:
KHẢO SÁT ĐÁP ỨNG TẦN SỐ CAO CỦA MẠCH KHUẾCH
ĐẠI GHÉP RC

A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát sóng sin
- Máy tính có phần mềm Orcad
B. Phần thực hành:
I. Dùng BJT
I.I> Lý thuyết cơ bản

1> Đặc tính Transistor ở tần số cao
Ở dãy tần số cao, đáp ứng tần số của transistor bị giới hạn do các điện dung kí sinh giữa
các lớp tiếp giáp PN. Thông thường các Cb’e có giá trị vài trăm ÷ vài chục pF, với BJT
cao tần Cb’e khoảng vài chục pF.
Cb’e, Cb’c, quyết định tần số giới hạn trên trong đáp ứng cao tần.
Cb’c có giá trị vài chục ÷ vài pF, với BJT cao tần Cb’c < 1 pF
1
fb  , vCF  0
Tần số cắt trên
2rbe (Cbe  Cbc )
f T  f B
Tần số giới hạn trên của BJT
Các thông số được cung cấp của nhà sản xuất cho BJT cao tần
 , Cbe , Cbc , fT , P max, VBE max

2> Phân tích mạch khuếch đại BJT ở tần số cao
2.1> Phương pháp khảo sát
Dạng mạch tổng quát
Vcc

R1 Rc

+ Cc
Cb

RL
+
R2
ri Re
ii
Ce




Giá trị các tụ ghép thường được chọn sao cho thỏa mãn đáp ứng tần số thấp



11
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC


Sơ đồ tương đương tín hiệu nhỏ dùng hiệu ứng Miller
+v b'e

R
Rc RL
Ii Rb'e gm v b'e
Cb'e CM


C




R'L


Rbe  ri // RB // rbe g
, và Cbe  m

RL  RC // RL wT

25mV
rbe  hee  m , gm 
I eQ rbe

CM  (1  g m RL )Cbc

rb 'e Cbe
R (1  )
 Cbc
C  g m RbeCbc
Lưu ý: R và C chỉ dùng để tính trở kháng ngõ ra
Zin  Rbe //( Cbe  Cbc )
Z 0  RC //( R  1 jwC )
Hàm truyền
i i gV V
Ai  L  L  m be  be
ii g mVbe Vbe ii
RC 1
 Ai   g m Rbe 
RC  RL [1  jwR be (Cbe  CM )]
1
 Ai  A0 

(1  j )
H
 g m RC Rbe
 A0   R  R
 C L
Với 
1
H 
R be Cbe  CM 



1
fH 
Tần số cắt trên của mạch là (Hz)
2Rbe Cbe  CM 



Đáp tuyến tần số




12
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC



Ai dB




f
fH

I.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi

V3
12Vdc

Rc
Rb1
0
1k Cc
33k
1u
Ri Cb Q1

1k 1u
Q2SC1815
20mVac RL
V2
R b2
Re Ce 470
0Vdc
6.8k
220 10u



0
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =




13
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC


Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




3> Chạy mô phỏng Pspice để xác định kết quả

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




14
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng

II. Dùng FET
II.I> Lý thuyết cơ bản

Phân tích mạch khuếch đại FET tần số cao
Mạch khuếch đại FET ở tần số cao dạng C-S:
Vdd

Rd
Cd

Cg
ri




Vi Rs RL
Rg Cs




0
Sơ đồ tương đương:
Cgd
G D
ri



gm Vg rds rds
Vi Cgs RL



S
Cgs từ vài chục ÷ vài pF
Cgo từ vài pF  nhỏ hơn 1pF
Ở tần số cao xem như nối tắt Cg,Cs,Cd

Sơ đồ tương đương Miller
V
+v gs
ri
L

gm v gs rds//Rd//RL
Vi Cgs CM




15
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC




CM=[1 + gM(rds // Rd // RL)]Cgd
1
jw(C gs  C M )
VL VL V gs g mV gs (rds // Rd // RL )
AV     
1
Vi V gs Vi V gs
ri 
jw(C gs  C M )
1
 Av   g m (rds // Rd // R L ) 
1  jwri (C gs  C M )
1
 A v  A0 
jw
1
w1
 A0   g m (rds // Rd // R L )

với:  1 1
w1   fH 
 2 ri (C gs  C M )
ri(C gs  C M )


Biểu đồ Bode:
Av dB




f
fH

II.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi

V4
12Vdc
Rd

1k Cd
0
0.01u
Ri Cg J2SK300
J2
6.8k 0.01u
50mVac RL
V3
Rg Rs
1k
Cs
0Vdc 390k 270 0.1u




0
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):


16
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




17
Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC




3> Chạy mô phỏng Pspice để xác định kết quả

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng




18
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng



Bài 3:
KHẢO SÁT ĐÁP ỨNG CỦA MẠCH KHUẾCH ĐẠI CỘNG
HƯỞNG GHÉP RC


A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát sóng sin
- Máy tính có phần mềm Orcad
B. Phần thực hành:
I. Dùng BJT
I.I> Lý thuyết cơ bản

Mạch cộng hưởng đơn dùng BJT transistor

Phân tích lý thuyết
1.1.

Sơ đồ mạch lý thuyết




Sơ đồ tương đương tín hiệu nhỏ




19
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng


Sơ đồ tương đương tín hiệu nhỏ dạng rút gọn




(bỏ qua thành phần R-C giữa cực C và E)
Các thông số liên quan
Các thông số của Transistor 2SC1815:
fT=80MHz, Cob=2pF, hFE = 300
Giá trị cảm kháng của cuộn L được tính theo công thức sau :
r 2.n2
L
22,9.l  25,4.r
Trong đó :
r : bán kín vòng dây (cm)
n : số vòng dây
l : chiều dài cuộn dây(cm)
L: cảm kháng (uH)
Trở kháng vào:
R  r // R // R // r
iib p b 'e
 L 
2

  (L)  QC ;
Với RP
rc
rc là nội trở của cuộn dây.
QC là hệ số phẩm chất của cuộn dây (thường QC = 100)
Điện dung tổng tương đương:
C  C ' C  C
b 'e M
Hàm truyền
gV V
i i
L  m b 'e  b 'e
Ai  L 
i gV V i
i m b 'e b 'e i
R 1
Cg

R  R m R  jC  1
C L
j L
i
R 1
C
 g R
m i R R  R
L 1  j  CR  i 
C
 i L 
 
Mặt khác:


20
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng



R
RL 1
Av  Ai    g m RC // RL  i 
ri 1  j  / 1  2 /  
ri


Băng thông
Ta có tại tần số cắt:
Ai Ai 1
 3dB  
Ao Ao 2
dB




1 1 1 1
   
 R 2
2 2
 R
1  j  CR  i  1   CR  i 
 i L   i L 
   
2 2
 R  R
 1   CR  i   2   CR  i   1
 i L   i L 
   
 
1 1 4 2

1

n1,n 2 
 1
1  R C  2
1
 

Đặt  i


  Ri  1 1 4 2
 
 1
2
L
n1,n 2  
2
 1

  
H  1 1  1  4 2 
1 
  2
1 4 2 1 
Do
1  


L  1  1  4 2  1
 1
2 

1 1 1
(H  L )  1 
 BW  f H  f L 
2 2 2 R C
i
Tần số cộng hưởng
Ri
( Ai ) max  CRi  0
L
1 1
 0   f0 
2 LC
LC

21
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng


Tính toán các giá trị trên lí thuyết
1.2.
V .6,8 12.6,8
 CC   2,05V
V
BB 33  6,8 39,8
6,8K .33K
RBB   5.64 K 
6,8K  33K
R 
 BB  R   V
I
V
BB CQ   E  BE
 
V V
BE  2,05  0,6  12,22mA
 BB
I
CQ R 5,6 K
 100
BB  R
 300
E
 .25 300.25
h r    614
ie b ' e I 12,22
CQ
Mặc khác:

300
gm rb 'e 614
    972 pF
Cb 'e
T 2fT 2 .80.106
 300
gm    0,49
rb ' e 614

 
C  1  g R // R C
M mLC b 'c
 1  0,49.600 .2  590 pF
Suy ra:
C  CM  Cb'e  C '
=590 + 972+100000 ≈ 100F
C = 100nF
Hàm truyền

RC 1
Ai   g m Ri  
RC  RL 1  j  / 1   2 /  
R
R 1
Av  Ai  L   g m RC // RL  i 
ri 1  j  / 1  2 /  
ri

Băng thông
1 1
BW    31, 6 Khz
2 R C 2 .49,56.101548.1012
i




22
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng


Tần số cộng hưởng
1 1
f   706.3KHz
o 2 LC 6.101548.1012
2 0.5.10

R  r // R // R // r
ii BB p b 'e
Tính RP:
 L 
2

  (L)  QC  2.2K ;
RP
rc
R  r // R // r // RP  50
ii BB b ' e
Độ lợi

RC // RL 1
Av  g m Ri  
1  j  / 1  2 /  
ri

)  20 log 1   / 1  2 /  
RC // RL
Av dB  20 log( g m Ri 
2

ri

Biểu đồ Bode lí thuyết
Dựa vào biểu thức trên ta nhận thấy rằng :
 Khi  = 0 : tức là lúc giá trị trong biểu thức trong căn tiến về
0 => G = AVm = dB.
 Khi  càng xa 0 , lúc này biểu thức trong căn có giá trị rất
lớn => Av có giá trị rất bé.
Dựa vào yếu tố trên, sinh viên tự vẽ được biểu đồ Bode cho mạch cộng hưởng

I.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cộng hưởng f0=
vi

V3
12Vdc

Rc
Rb1
0
1k Cc
27k
10u
Q2
Ri Cb
2N2222A/ZTX
2
1k 10u
20mVac L1 RL
V2
C1 Rb2
0.58uH Re Ce 500
0Vdc 33p 5.6k
220 100u
1


0




23
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)




Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):


24
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng




3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng

II. Dùng FET
II.I> Lý thuyết cơ bản


Mạch cộng hưởng đơn dùng FET

1> Phân tích lí thuyết
Sơ đồ mạch lí thuyết




25
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng




Sơ đồ tương đương tín hiệu nhỏ




Sơ đồ tương đương tín hiệu nhỏ dạng rút gọn
v gs iL
+ a

vi
Rd R
ii  Ri L C g m vgs
ri
_ L


Với : Ri  ri // RP , và C  C 'Cb'e  CM
Các thông số liên quan:
Các thông số của FET: rds, Cgs, Cgd, gm được cho bởi nhà sản xuất
Thiết lập hàm truyền:


g m v gs v gs
iL i
Ai  L 
ii g m v gs v gs ii
Rd // rds 1
  gm 
RL  Rd // rds 1 1
 ( jC  )
jL
Ri


26
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng



Rd // rds Ri
  gm 
RL  Rd // rds Ri
1  ( jCRi  )
jL
Rd // rds 1
  g m Ri 
RL  Rd // rds Ri
1  j (CRi  )
L
 1
1 

 RiC
Đặt: 
 2  Ri

 L
Ta được
Rd // rds 1
Ai    g m Ri 
 2
RL  Rd // rds
1  j( )
1 
Rd // rds
RL R 1
Av  Ai   L   g m Ri 
 2
ri RL  Rd // rds
ri
1  j( )
1 
Ri 1
Av   g m ( Rd // rds // RL )  
 2
ri
1  j( )
1 
Giải phương trình này ta sẽ được băng thông là:
1
BW 
2 (ri // RP )C
1
1
, hay  f 
Tần số cộng hưởng: 0 
o 2 . LC
LC

2> Tính toán các giá trị trên lí thuyết
Hàm truyền
Ri = Rp//ri = ri = 50 (do Rp >> ri)
iD 2 I DSS  VGSQ 
  1 
-3
 =0,5.10 (1/Ω)
g
vDS
m VP  VP 
(xem thêm datasheet của JFET 2SK30A )

 
C  1  g . rds // Rd // RL  .C
M m gd
= 0.9pF
C  C'  C C ≈ C’ = 1003pF
gs M



27
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng



RP // ri 1
Av   g m ( RL // Rd // rds )  
 R // r 
ri
1  j  ( RP // ri )C  P i 
L 

Băng thông
1 1
BW    3.17 MHz
2 .R .C 2 .50.1003,1.1012
i
Tần số cộng hưởng
1 1
f   7.1MHz
0 2 . L.C 6.1003,1.1012
2 . 0,5.10


Biểu đồ Bode lí thuyết
Ri
Av dB  20 log( 0.3)  20 log 1  j (CRi  )
L

Dựa vào biểu thức trên ta nhận thấy rằng :
 Khi  = c : tức là lúc giá trị trong biểu thức trong căn tiến về 0
=> Av (max)= -10 dB.
 Khi  càng xa c , lúc này biểu thức trong căn có giá trị rất lớn
=> Av có giá trị rất bé.
Dựa vào yếu tố trên, sinh viên tự vẽ được biểu đồ Bode cho mạch cộng hưởng

II.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ
v
Tính độ lợi Av= 0 . Tần số cộng hưởng f0=
vi

V3
12Vdc

Rd
0
1k Cd

10u
Ri Cg J2

2
50 10u
J2SK300
20mVac L1 RL
V2
C1 Rg
0.5uH Rs Cs 1.5k
0Vdc 1n 470k
1k 100u
1


0
Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




28
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




29
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng




3> Chạy mô phỏng Pspice để xác định kết quả

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng

III. Mạch khuếch đại phối hợp trở kháng
III.I> Lý thuyết cơ bản
Mạch khếch đại ghép biến áp dùng BJT thông dụng
VCC



Rc

Cc
R1
Cb
Q1

n2
RL
ri L'
Ii
R2 Re Ce
C' n1




Mạch tương đương AC




30
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng



VL
n2
RL
ri L' gm.Vbe Rc
Ii
Rb//rb'e Cb'e+CM
C' n1


Mạch tương đương rút gọn
vb 'e iL
+
a
ii RC R
Ri L C
g m vb 'e
_ C L

Rb // rb' e
C=C’+a2(Cb’e + CM)), và Ri= ri //RP//(
Với: )
a2
n1
Trong đó a 
n2
U 2 U1 Z1
=22
Ztđ =
i2 a i1 a
U 2 n2 1 i n
  ; 2  1 a
U1 n1 a i1 n2
Ta có:
vb 'e
i iL gm.vb 'e RC 1
 a  ag m 
Ai  L   
RC  RL 1  j (C  1 )
vb 'e
ii g m .vb 'e ii
L' 
a Ri
RC 1
Ai  ag m Ri  
RC  RL 1  j (CR  Ri  1 )
L' 
i

Lý luận tương tự phần trên ta được:
RC
Aim  a  g m  Ri
RC  RL
1
với C=C’+a2(Cb’e + CM))
Tần số cộng hưởng: f0=
2 L' C
R // rb' e
Ri= ri //RP// b 2
a
Sinh viên tự vẽ biểu đồ Bode

III.II> Khảo sát thực nghiệm Modul thí nghiệm:
1> Tính toán lý thuyết
Vẽ mạch tương đương tín hiệu nhỏ


31
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng


v0
Tính độ lợi Av= . Tần số cộng hưởng f0=
vi


12Vdc V2
R1
C3
R2
2k
10k Q1
0 C1
R6
0.1u
2
0.1u
56 L1 Q2SC945
0.3uH
R5
10mVac V1
1k
1
C4 R3 R4
2
0Vdc
C2
1k
10n L2 1.5k
1u
0.3uH


1

0


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1):




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
a. Giá trị đo lần 1:
Tín hiệu vào vi1 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
v i1
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2):




32
Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng




b. Giá trị đo lần 2:
Tín hiệu vào vi2 =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi 2
Độ lợi Av (dB)


Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3):




3> Chạy mô phỏng Pspice để xác định kết quả

Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4):




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết và đo
thực nghiệm
c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mô
phỏng




33
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động



Bài 4:
KHẢO SÁT ĐÁP ỨNG CỦA MẠCH LỌC THỤ ĐỘNG


A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát sóng sin
- Máy tính có phần mềm Orcad
B. Lý thuyết cơ bản
1. Mục đính ứng dụng
 Bộ lọc có vai trò quan trọng trong các mạch điện tử. Những phần tử cơ sở trong mạch
lọc chỉ gồm điện trở (R), tụ điện (C), và cuộn cảm (L).
 Thông thường gồm 2 mạch lọc RC và RLC. Mạch lọc RC được dùng nhiều vì linh
kiện rẻ và chiếm ít diện tích. Còn mạch lọc RLC ít thông dụng vì có điện cả m (L)
khó tiêu chuẩn hóa và có giá trị rất lớn ở phạm vi tần số thấp nên trong thực tế khó
thực hiện vì giá thành đắt, lại cồng kềnh .
 Mạch lọc sẽ làm suy giảm năng lượng qua nó mà không có khả năng khuyếch đại.
Khó phối hợp tổng trở với các mạch ghép.
 Để bổ túc các nhược diểm trên người ta thêm vào đó các phần tử khuếch đại như
transistor, vi mạch, v.v, để có thể khuyếch đại tín hiệu , phối hợp tổng trở, điều chỉnh
độ suy giảm.
2. Phân loại mạch lọc
Dựa vào đặc điểm cấu tạo, ta phân ra hai loại: mạch lọc thụ động và mạch lọc tích cực.
Bài này khảo sát mạch lọc thụ động. Cả hai loại mạch lọc này đều có các dạng đáp ứng
tần số sau:
 Mạch lọc thông cao (High pass Filter)
 Mạch lọc thông thấp (Low pass Filter)
 Mạch lọc thông dãi (Band pass Filter)
 Mạch lọc chặn dãi (Reject Band Filter)
Đáp ứng tần số
vout vout
vin d B vin dB




f f
fH fH
Mạch lọc thông thấp Mạch lọc thông cao




36
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động



f
vout vout
vin vin
dB dB




f f
fL fH fL fH
Mạch lọc thông dãy (Band pass) Mạch lọc chặn dãy (Band Stop)

3. Lý thuyết cơ sở về mạch lọc
3.1 Khái niệm về hàm truyền mạch lọc

Maïc h loïc



0 0
Hàm truyền của mạch lọc được định nghĩa là tỉ số giữa điễn áp tín hiệu ra Vo trên
điện áp tín hiệu vào Vi theo biểu thức:
Hàm truyền tổng quát theo tham số S ( s  j )
Am  Am1S m1  ...  A1S  A0
Hs  K.
Bn S n  Bn 1S n 1  ...  B2 S 2  B1S  B0
Với K là hệ số phụ thuộc vào cấu tạo của mạch và
Ai  const; Bk  const cũng phụ thuộc vào cấu tạo của mạch
Hàm truyền thường gặp có dạng :
1
H s 
1  B1S  B2 S 2  ...  Bn S n
A0  1 , đa thức bậc không với : A1  A2  ...  Am  0
Đáp ứng biên độ chuẩn hóa :
1
H   
1  B1  B4 4  ...  Bn n
Điều kiện tối ưu :
B2  B4  ...  B2( n1) ; B2 n  0
Khi đó ta có :
1
H   
1  B2 n 2 n
Đây là hàm có đáp tuyến phẳng tối đa hay còn gọi là hàm Butterworth
Tần số chuẩn hóa :
n  2 n B2 n 2 n



37
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


1
Khi đó : H   
1  n n
2



4. Mạch lọc thụ động
4.1 Mạch lọc thông thấp
4.1.1 Mạch lọc RC
R1




C1




Hàm truyền (đáp ứng tần số của mạch)

Vo 1
H
  RC
Vi 1  j RC
f0
Đáp ứng biên độ:
1  j RC  1   RC 
2


Nhận xét :
Ơ tần số thấp :

f   0     0
1
H  1  V 0  Vi
1 0
Ở tần số cao :
f   
1
H  0  V0  0
1 
Có tần số :

1 1
 c 
f c , fc 
2 RC RC
1
H  0.707
2

1
Tần số này gọi là tần số cắt f c , tần số này có biên độ tín hiệu ngỏ ra bị giảm đi
2
so với biên độ tín hiệu vào .


fc
1
-45
2
-90
-90
-90
38
fc
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




Đáp ứng pha
Đáp ứng biên độ
1
chính là pha của 1 trừ đi pha của 1  j RC
Pha  có H 
1  j RC
   0  arctg RC  arctg RC
Ơ tần số thấp :
f  0    0    arctg 0  00
Tần số cao:
f  f        arctg  900
Tấn số cắt :
f  fc    c    arctg1  450
Như vậy: Tín hiệu ra bị chậm pha so với tín hiệu vào .Ở tần số thấp mức chậm pha
nhỏ ,ở tần số cao mức chậm pha lớn.Ở tần số cắt là 45o

1
H dB  20log A  20log
1   RC 
H db  20lg1  20lg 1  (CR)2  20lg 1  ( RC) 2
f  0    0  H dB  20lg1  0
Khi :
Khi : f        H db  20lg   
1 1
   c 
f  fc   H db  20lg 2  3db
2 RC RC

A dB

-3Db




Mạch lọc thông thấp RC bậc 1:
4.1.2
Sơ đồ mạch thực tế
Ri

Vo

C1 RL
Vi



v0 Z C // RL RL 1
H ( )    
vi RI  Z C // RL 1  jRLC R  RL
1  jRLC
i


1  j RLC
RL
 
1  j RLC RI  j RLCRI  RL




39
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


RL

 
RR
RL  RI 1  j L I C 
RL  RI 

RL 1
, với R  RL // Ri
 
RL  RI 1  j RC

Hàm truyền :
RL 1
H 
RL  RI 1  j RC
Tần số cắt:
1
fc 
2 RC

Mạch lọc thông thấp bậc 2
4.1.3
Sơ đồ mạch thực tế
I I1 IL
R R

VL

RL
Vi C C




Sinh viên tự chứng minh hàm truyền của mạch lọc thông thấp bậc 2
0,38 2, 6
1  , 2 
RC RC
1
H 2 2
R C   1    2 

Mạch lọc thông cao
4.2
C1




Vi Vo
R1




Đáp ứng tần số :

Vi .R Vi
Vo  
1 1
R j 1 j
C CR
V0 1
H  
Vi 1  j 1
CR
Đáp ứng biên độ :




40
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


1 1
H 
1 2
1
1 j 1  
CR
 CR 
1 1
f  0,   0  A    0  V0  0

1
1
0
Ơ tần số cao :
1
f  ,     H   1  V0  Vi
1
1

1 1 1 1
hay   c 
f  fc   A   0.707
2 RC RC 1 2
1
1.RC
Ở tần số cắt biên độ giảm đi 0.707 so với biên độ pha

1
0.707 90
45

f f


Mạch lọc thông cao bậc 1
4.2.1
Sơ đồ mạch
C

Vo

Vi Ri RL




Sinh viên tự chứng minh hàm truyền
RR
R I L
RI  RL
1
Hàm truyền : H 
1
1
j RC
1
fC 
Tần số cắt
2 RC

Mạch lọc thông cao bậc 2
4.2.2
Sơ đồ mạch :
I I1 IL
RI C C

Vo

Vi R R RL




Sinh viên tự chứng minh hàm truyền


41
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




4.3. Mạch lọc thông thấp LC :
4.3.1 Sơ đồ – đáp ứng tần số :
L1
1 2




1
C1
Vi Vo

fo f
0


Từ cầu phân áp jX L và jX C , ta có điện áp ra tính theo công thức :
 jX L .V0
A
jX L  jX C
 jX c
V0
Đặc tính tần số: A  
jX L  jX C
Vi
1
, X   L và A và đơn giản ta có :
Thay X c 
C L
1
j
C  1
A
1. .LC
2
1
j L  j
C
Trong trường hợp này A chỉ là số thực vì không co j

4.3.1.1 nhận xét :
Ơ tần số thấp : f  0,   0  A  1,V0  Vi
Ơ tần số cao : f  ,     A  0,V0  0
Ơ tần số cao cho mẫu số bằng 1   2 LC    A  
Tần số này được gọi là tần số ccộng hưởng của mạch LC , ký hiệu : o
Ta có :
1 1
o  và f o 
2 LC
LC
Đáp ứng tần số mạch hạ thông dùng LC cho thấy ở khoảng f  khi f >fo thì biên
độ giảm nhanh vì A tỉ lệ nghịch với nghịch đảo bình phương của o .
4.3.2 Mạch lọc thông thấp LC bậc 1
Sơ đồ mạch
L1
1 2
Vo

C2 RL;
VI



4.3.2.1 Thiết kế




42
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


1
RL
jC RL
ZA  
 RL 1  j RLC
1
jC
1  j RLC
ZA RL RL
1
H    
Z A  X L 1  j RLC j L  1  j RLC j L  j 2 2 RL LC  RL
RL
1  j RLC
RL 1
 
j L j L
 j 2 2 RL LC  1) 1    2 LC
RL (
RL RL
L
 LC 2  j   1
RL
2 2
  jL  L
  b  4ac     4 LC     4 LC
2

 RL   RL 
 LC   1    2 

2
L
L
    4 LC
j
 RL 
RL
1 
2 LC
2
L
L
    4 LC
j
 RL 
RL
2 
2 LC
Với:
RL
1 với 1 là hệ số tổn hao của mạch
L
1
2  tần số cắt của mạch
LC
4.3.3 Mạch lọc thông thấp LC bậc 2:
Sơ đồ mạch :

L L
Vo
1 2 1 2


C C RL;
VI



Sinh viên tự chứng minh hàm truyền

4.4. Mạch lọc thông cao LC :
Sơ đồ mạch:

1
C2

2

L2
Vo
Vi 1




0
43
Fo f
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




Từ cầu phân áp  jX C và jX L ta tính được điện áp ra Vo :
jX L .Vi V jX L
Vo   A o 
jX L  jX C jX L  jX C
Vi

1
Thay vào X L   L, X C  và A đơn giản,ta được:
C

j L 1
A 
1 1
j L  j 1
C  LC
2




Trường hợp này A cũng chỉ là số thực vì không có j.
Nhận xét:

Ở tần số thấp: f  0,   0  A  0 và V o  0
Ở tần số cao : f        A  1 và Vo  Vi
1
Ở tần số cao cho mẫu số : 1  2 0 A
 LC
Tần số này gọi là tần số cộng hưởng của mạch LC ,ký hiệu

1 1
Ta có : o  và f o 
2 LC
LC

Đáp ứng tần số dùng mạch thượng thông dùng LC cho thấy khoảng tầ số f>fo thì A=1 ,f=fo
thì A-> ,khi f Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
R1 Ri

50 1k
V1
1Vac C1 RL
0Vdc 1k
0.01u



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0


45
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


v0
Độ lợi Av=
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng
II. Mạch lọc thông thấp RC bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
Ri R1 R2

50 1k 1k
V1
1Vac C1 C2 RL
0Vdc 0.01u 1k
0.01u



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)



46
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng


III. Mạch lọc thông cao RC bậc 1:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
Ri C

50 0.01u
V1
1Vac R RL
10k
0Vdc 1k



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




47
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

IV. Mạch lọc thông cao RC bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
Ri C1 C2

50 0.01u
0.01u
V1
1Vac R1 R2 RL
10k 10k
0Vdc 1k



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng




48
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


V. Mạch lọc thông thấp LC bậc 1:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
L1
1 2
0.2uH
V1
1Vac C1 RL
0Vdc 100
220p



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng


VI. Mạch lọc thông thấp LC bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




49
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


L1 L2
1 2 1 2
0.2uH 0.2uH
V1
1Vac C1 C2 RL
0Vdc 100
220p 220p



0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng


VII. Mạch lọc thông caoLC bậc 1:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
C1

2
4700p
L1
V1
1Vac RL
0.2uH
0Vdc 100

1

0




50
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động




2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

VIII. Mạch lọc thông caoLC bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi
C1 C2

2 2
220p 220p
L1 L2
V1
1Vac RL
0.2uH 0.2uH
0Vdc 100

1 1

0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0




51
Bài 4: Khảo sát đáp ứng của mạch lọc thụ động


v0
Độ lợi Av=
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng




52
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực



Bài 5:
KHẢO SÁT ĐÁP ỨNG CỦA MẠCH LỌC TÍCH CỰC
A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát sóng sin
- Máy tính có phần mềm Orcad
B. Lý thuyết cơ bản
1. Giới thiệu mạch lọc: Mạch lọc là lọc lấy khoảng tần số mong muốn khi cho một dãy tần
số qua nó.
2. Phân loại mạch lọc: Dựa vào các đáp ứng tần số thường gặp và các đáp ứng biên độ nên
mạch lọc được phân loại thành:
Mạch lọc thông thấp(LPF - Lowpass Filter).
Mạch lọc thông cao(HPF - Highbass Filter).
Mạch lọc thông dãi(BBF - Bandpass Filter)
Mạch lọc chắn dãi(BRF - Band Reject Filter)
2.1. Mạch lọc thông thấp: là mạch lọc mà nó sẽ lọc lấy những tần số thấp ta mong
muốn.




2.1.1. Mạch lọc thông thấp dùng RC:
R



Vo
Vi C




0 0 0




Đáp ứng tần số:


54
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




Hình trên là đáp ứng mạch lọc thấp qua và đáp ứng tần số minh hoạ của mạch.

1
fc 
Tần số cắt của mạch lọc trên là:
2RC
Ở tần số cắt điện áp ra co biên độ là

Vi
Vo 
2
Nguyên lí hoạt động của mạch trên là : do hàm Vi biến thiên theo thời gian nên
điện trở trên R và tụ C cũng biến thiên theo thời gian.Lúc đó:
Vi(t) =VR (t) + Vc(t)
Xét mạch điện ở trường hợp điện áp vào Vi, có tần số fi rất cao so với tần số cắt
fc. lúc đó dung kháng Xc sẽ có giá trị rất nhỏ.
Như vậy điện áp ra Vo (t) là tích phân của điện áp vào Vi (t).
Điều kiện của mạch là :

fi  fC
2.1.2. Mạch lọc lowpass dùng RL:
Ta có thể dùng điện trở R kết hợp với cuộn cảm L để tạọ thành các mạch lọc thay
cho tụ C. Do tính chất của L và C ngược nhau đối với tần số nên mạch lọc th ấp
qua và cao qua khi dùng RL có cách mắc ngược với RC.


L1



Vo
Vi R1




0 0 0

Mạch lọc dùng RL đáp ứng việc lọc thông thấp tần số cắt được xác định là:

R
fC 
2L

55
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực


2.1.3. Mạch lọc lowpass dùng LC:
Cuộn cảm và tụ điện C là hai linh kiện thụ động có nhiều đặc tính ngược nhau,
nhưng khi kết hợp lại sẽ tạo thành mạch lọc rất hiệu quả.
L1
1 2


Vo
Vi
C1




0 0 0

2.1.4. Mạch lọc thông thấp bậc 1 của butterworth:
Hình dưới đây mô tả một mạch lọc lowpass của butterworth. Điện trở R1 và
RF xác định độ lợi của mạch lọc. Theo qui luật chia điện áp, điện áp tại v1
được xác định:
R1 V2 RF

10k 10k

0 4
2
V+
- Vo
1 15Vdc
OUT
R V1
3
V-



+
16k RL
11




Vin
C 10k
0.01u

0 0 0




Sơ đồ mạch lọc lowpass bậc 1 của butterworth




56
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




Đáp tuyến tần số

 jX C
v1  v in
R  jX C
1
 jX C 
j 2. f .C
vin
v1  v in
1  j 2. f .R.C
Điện áp ra

 R
v0  1  F v1
 R1 
 
 R vin
v0  1  F 
 R1  1  j 2. f .R.C
 
v0 AF

f 
vin
1  j 
f 
H 
 R
AF  1  F 
 R1 
 




57
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực



1
fH 
2.R.C
Độ lớn và pha của độ lợi:

v0 AF

f
vin
1  j
f 

 H
f
   tan 1  
f 
 H
v0
 AF
Tại tần số rất thấp, ffH thì
vin
2.1.5. Mạch lọc thông thấp bậc 2 của butterworth:


R1 RF

27k 16k

0
4




2
V+




- Vo
1 15Vdc
OUT
R2 R3
3
V-




+
33k 33k RL
11




Vin
C2 C3 10k
0.0047u 0.0047u

0 0 0



Sơ đồ mạch lọc lowpass bậc 2 của butterworth




58
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực


Bậc 2 của mạch lọc rất quan trọng bởi vì các tầng cao hơn được thiết kế dựa
vào nó. Độ lợi của nó được đặt bởi R1 và RF, tần số cắt được quyết định bởi
R2, C2, R3, và C3, như sau:

1
fH 
2 R2 R3C2C3
Độ lợi của bậc thứ 2 mạch lọc lowpass butterworth được tính:

Vo AF

Vin 2
f
1 
f 

 H
RF
Với AF  1  = độ lợi của lọc.
R1
f = tần số của tín hiệu (Hz), fH là tần số cắt(Hz)

1
fH 
2 R2 R3C 2 C3
Để thiết kế được tầng thứ 2 của mạch lọc lowpass butterworth phù hợp với
tầng thứ nhất ta phải tuân theo các quy tắc sau:
Chọn giá trị tần số cắt trên fH.
Để đơn giản cho việc thiết kế, ta chọn R2 =R3 = R và C2 = C3 = C. Sau đó
chọn 2 giá trị của C  1F .
Tính giá trị của R dựa vào công thức:

1
R
2 . f H C
Cuối cùng vì giá trị của R2 =R3 và C2 =C3, độ lợi AF  1  RF R1 của bậc 2
mạch lọc gần bằng 1.586. Khi đó RF = 0.586R1. Độ lợi này là cần thiết để đáp
ứng cho mạch. Ta chọn R1  100k và tính giá trị cho RF.

C1



Vo
Vi
R1




0 0 0
2.2. Mạch lọc highpass dùng RC:
Đáp ứng tần số:



59
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




Tần số cắt của mạch lọc highbass dùng RC là:

1
fc 
2RC
2.2.1. Mạch lọc thông cao bậc 1 của butterworth:
Một mạch lọc highbass bậc 1 thì đưọc thiết kế từ một mạch lọc lowpass bậc
1. Hình dưới đây mô tả mạch lọc highbass bậc 1 của butterworth với một tần
số cắt dưới fL:
Để thiết kế bậc một của mạch lọc highpass butterworth ta dựa vào các kết quả
sau:

  j 2f .R.C
RF
Điện áp ngõ ra: Vo  1  
 1  j 2f .R.C Vin

 
R1

 f 
 jf  

  L 
Vo
 AF
  f 
Vin
1  j
 f 
 
  L 
 
RF
AF  1 
Trong đó = độ lợi của mạch lọc
R!
f là tần số của tín hiệu ngõ vào
1
fL  là tần số cắt dưới của tín hiệu
2RC




60
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực



R1 V2 RF

10k 10k

0




4
2




V+
- Vo
1 15Vdc
OUT
C V1
3




V-
+
0.01u
RL




11
Vin
R 10k
16k


0 0 0

Sơ đồ mạch lọc highbass bậc 1 của butterworth
f
AF ( )
Vo fL

Vin f
1  ( )2
fL
2.2.2. Mạch lọc thông cao bậc 2 của butterworth:
Như trong trường hợp của lọc bậc 1, lọc highbass bậc 2 co thể được thiết kế
từ một mạch lọc lowpass bậc 2 đơn giản bởi việc chỉ thay đổi tần số, xác định
rõ điện trở và tụ điện. Hình vẽ dưới đây sẽ minh họa mạch lọc thông cao bậc
2:
R1 RF

27k 16k

0
4




2
V+




- Vo
1 15Vdc
OUT
C4 C5
3
V-




+
0.0047u 0.0047u RL
11




Vin R2 R3
10k
33k 33k



0 0 0




Sơ đồ mạch lọc highbass bậc 2 của butterworth




61
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




Đáp tuyến tần số


2.3. Mạch lọc thông dãi: là mạch lọc mà nó sẽ lọc lấy một khoảng tần số ta mong muốn.




Một mạch lọc thông dãi sẽ cho qua dãi thông giữa 2 tần số cắt f L và fH. Bất kỳ tần số
nào dãi này đều bị suy giảm.
Cơ bản, có 2 lọai loại mạch lọc thông dãi gồm mạch lọc thông dãi rộng và thông dãi
hẹp. Chúng ta sẽ xác định được thông dãi rông nếu Q10 thì gọi
đó là thông dãi hẹp. Mối quan hệ giữa Q(hệ số đặc tính),băng thông(dB) và tần số
trung tậm fC là:
fC fC
Q 
f H  fC
BW


fC  f H . fC
fH là tần số cắt trên.



62
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực


f L là tần số cắt dưới.
Mạch lọc thông dãi rộng:
Mạch lọc thông dãi được thiết kế dựa trên mạch lọc thông thấp và thông cao.
Ngoài ra, bậc của mạch lọc thông dãi phụ thuộc vào bậc của mạch lọc thông
thấp và thông cao.
Hình dưới đây sẽ mô tả mạch lọc thông dãi rộng ± 20dB bao gồm bậc 1 của
mạch lọc thông thấp và bậc 1 của mạch lọc thông cao.




U2A


4
C
LM324
3
V+




4
+ R'
1 3




V+
OUT +
V2 0.05uF 16k V3
Vin 2 V1 1
V-




- OUT
R C' 15Vdc
2




V-
0.01uF -
11




16k 15Vdc
R1 Rf




11
R1' RF'
10k 10k
10k 10k
0 0 0
Sơ đồ mạch lọc thông dãi rộng




Đáp tuyến tần số

C. Phần thực hành:
I. Mạch lọc thông thấp bậc 1:


63
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực


1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




4
R1 U 1A
3




V+
+ V2
LM324 12Vdc
16k
1
OUT
C1 2




V-
- RL
V1
1Vac 0.01u
10k




11
0Vdc

R2 R3

10k 10k
0 0 0
2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

II. Mạch lọc thông thấp bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




64
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực



C2
C4




4
R2 0.0047u U2A 0.0047u
3




V+




4
+ V4
R6 R5 U 3A
33k
R1 33k LM324 1 3 12Vdc




V+
OUT +
33k 33k
C1 2 LM324 1
V3




V-
- OUT
1Vac C3
0.0047u 2
0Vdc




V-
-




11
0.0047u




11
R4 R3

27k 16k
R7 27k R8 16k
0 0 0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

III. Mạch lọc thông cao bậc 1:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




65
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




4
C1 U1A
3




V+
+ V2
LM324 12Vdc
0.01u
1
OUT
2




V-
-
R1 RL
V1
1Vac
16k 10k




11
0Vdc

R2 R3

10k 10k
0 0 0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

IV. Mạch lọc thông cao bậc 2:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




66
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực



R2
R6




4
33k C1
C2 U2A
3 33k




V+




4
+ V4
C4 C3 U3A
0.0047u 0.0047u LM324 1 3 12Vdc




V+
OUT +
2 0.0047u 0.0047u LM324 1
V3




V-
- OUT
1Vac R1 R5
2
0Vdc




V-
33k 33k -




11




11
R4 R3

27k 16k
R7 27k R8 16k
0 0 0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng

V. Mạch lọc thông dãi rộng:
1> Tính toán lý thuyết
v
Tính độ lợi Av= 0 . Tần số cắt fc=
vi




67
Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực




V1
12Vdc




4
C1 U1A
3




V+




4
+ R4 U1A 12Vdc
0.05u V2
LM324 1 3




V+
OUT + LM324
16k
2 1




V-
- OUT
R1 C2
V1
1Vac 2




V-
16k -




11
0.01u
0Vdc




11
R2 R3 R5 R6

10k 10k 10k 10k
0 0
0


2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Tín hiệu vào vi =

Tần số f
Tín hiệu ra V0
v
Độ lợi Av= 0
vi
Độ lợi Av (dB)


3> Chạy mô phỏng Pspice để xác định kết quả
Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính toán lý thuyết (Av1 biểu đồ 1), đo thực
nghiệm (Av2 biểu đồ 2) và mô phỏng (Av3 biểu đồ 3)




4> Đánh giá kết quả: Lý thuyết, mô phỏng và thực nghiệm
a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính toán lý thuyết và
đo thực nghiệm
b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính toán lý thuyết, đo
thực nghiệm và mô phỏng




68
Bài 6: Mạch khuếch đại công suất OCL



Bài 6:
MẠCH KHUẾCH ĐẠI CÔNG SUẤT OCL


A. Thiết bị sử dụng:
- Modul thí nghiệm
- Dao động ký, VOM
- Dây nối
- Máy phát CD, loa
B. Lý thuyết cơ bản

1. Các Dạng Khuếch Đại Công Suất

1.1. Khuếch đại công suất hạng A




Phân cực ban đầu: VBEO = 0.6V
VCEO = 1/2 VCC.
Khi cho tín hiệu vào, nếu tín hiệu là hình sin có bán kỳ dương thì Transistor dẫn
mạnh, dòng Ib tăng. Nếu tín hiệu vào có bán kỳ âm thì transistor dẫn yếu, dòng Ib giảm. Do
đó nếu tín hiệu là hình sin thì dòng Ib sẽ biến thiên theo hình sin cho nên tín hiệu ra là hình
sin.




70
Bài 6: Mạch khuếch đại công suất OCL




1.2. Khuếch đại công suất hạng B


VCC


T1
3




T2 5 2 8
1 4 LS1
1




6 VCC 6
4 1
0
8 5
TR1
TR2
T2




.
1.3. Khuếch đại công suất hạng
AB



71
Bài 6: Mạch khuếch đại công suất OCL


Phân cực ban đầu: VBEO=0,5V.
VCEO = VCC.

Điểm phân cực ban đầu: ngay điểm bắt đầu dẫn của Transistor (đầu đoạn thẳng đặc
tuyến Vôn – Ampe của IB và VBE)

Nếu tín hiệu vào hình sin có bán kỳ dương thì transistor dẫn mạnh dòng IB tăng. Nếu
tín hiệu vào có bán kỳ âm thì Transistor ngưng dẫn. Do đó tín hiệu vào là hình sin thì tín
hiệu ra là nửa hình Sin. Độ méo tín hiệu là 50%. Để không bị méo ta dùng khuếch đại kéo
đẩy.

1.3.1. KĐCS đẩy kéo hạng AB dùng biếp thế đảo pha:


v cc
R1



TX1
1 3 Q1 TX2
LO
1 3
RL
2 5
Q2 2 5

R2




T1: Biến thế đảo pha đöa vao một tín hiệu cho ra hai tín hiệu ngược pha nhau, truyền
đến hai Transistor khuếch đại kéo đẩy.

Q1, Q2: Hai bộ khuếch đại kéo đẩy hạng AB

T2: Biến áp xuất âm

1.3.2. KĐCS kéo đẩy hạng AB không dùng biến thế




72
Bài 6: Mạch khuếch đại công suất OCL


VCC
R1

C1
Q1

R2

C3
HI

RL
R3

C2
Q2

R4




* NHẬN XÉT:
Nhược điểm của mạch khuếch đại công suất lớp A là rất tổn hao năng lượng do lúc
nào E ngõ ra cũng có một điện áp bằng ½ Vcc
Nhược điểm của mạch khuếch đại công suất đẩy kéo dùng biến áp là giá thành cao và
cồng kềnh.
Vì vậy, đối với các bộ khuếch đại công suất âm tần có công suất không lớn lắm,
người ta thường dùng bộ khuếch đại công suất âm tần không biến áp ra dùng transistor bổ
phụ.
Cặp transistor bổ phụ là hai transistor khác cực tính dẫn điện NPN va PNP nhưng có
các tham số gần giống nhau.

2. KĐCS đẩy kéo OTL:




* Nguyên lý hoạt động:


73
Bài 6: Mạch khuếch đại công suất OCL


V
cc (C
Ở ½ T > 0  Q1 dẫn: iC1 ≠ 0; Q2 tắt: iC2 = 0; iC1 nạp cho tụ Cc đến giá trị 0
2
được chọn khá lớn).
Ở ½ T < 0  Q1 tắt: iC1 = 0; Q2 dẫn: iC2 ≠ 0 do tụ Cc phóng điện qua Q2.
Trong cả hai nửa chu kỳ dòng iC1 và iC2 chảy ngược chiều nhau trên tải RL
Nên ta có iL = iC1 - iC2 và có dạng sóng sin. Do Q1 có các tham số như Q2 , nên
ICm1 = ICm2.
Hai diode D1 và D2 tạo phân cực và ổn định nhiệt độ cho Q1 và Q2, RE1, RE2 cũng để
tăng độ ổn định nhiệt cho Q1, Q2. Q1, Q2 mắc theo kiểu collector chung (mạch phát theo) để
phối hợp trở kháng với tải RL (thường dùng các giá trị tải là 4 hoặc 8 ).

3. KĐCS đẩy kéo OCL:




74
Bài 6: Mạch khuếch đại công suất OCL




* Đặc điểm mạch OCL:
Mạch OCL không dùng tụ xuất âm ở ngõ ra, do đó điện áp trên tải phải bằng 0. vậy
yêu cầu đặt ra là phải thiết kế mạch bổ phụ sao cho cân bằng điện áp và dòng điện ở ngõ ra.
Mạch khuếch đại ở chế độ AB nên công suất ra lớn, hệ số khuếch đại lớn.
Mạch sử dụng nguồn đối xứng  VCC
Transistor chịu đựng công suất tiêu tán nhỏ do đó khắc phục được hiện tượng méo
xuyên tâm, mạch ít tổn hao năng lượng
Vấn đề cân chỉnh mạch phải chính xác, thiết kế mạch khó do mạch phải hoàn toàn
đối xứng.
* Nguyên lý hoạt động:
Khi có tín hiệu vi đặt vào cực B của Q6 và Q7 và mass, trong bán kỳ dương của vi thì
Q6 dẫn, Q7 khoá. Trong bán kỳ âm thì ngược lại, Q6khoá, Q7 dẫn. Vai trò của D1, D2, D3 đảm
bảo phân cực cho cực B của Q6 và Q7, làm ổ định điểm làm việc theo nhiệt độ nghĩa là khi
nhiệt độ môi trường tăng, điện áp thuận trên diode giảm, làm cho Q6 và Q7 phân cực ít hơn.
Do đó, dòng điện tĩnh giảm, mạch hoạt động ổn định theo nhiệt độ.
Ở trạng thái tín hiệu xoay chiều, điện trở phân cực thuận trên diode rất nhỏ. Do đó,
toàn bộ tín hiệu vi được đưa đền cực B của Q6 và Q7 không bị suy hao.
Khi cần tăng công suất, gắn thêm Q8 và Q9 để tăng hệ số khuyếch đại
Các cặp transistor bổ phụ này thay nhau làm việc trong hai bán kỳ của tín hiệu.

4. Sơ đồ mạch khuếch đại công suất OCL




75
1 J1
2
3
C2
R1 R3
2K2 22 0 0 ,5 W + ( -) 3 0V
10 0


Q6 Q5 Q8
A1 013 C23 83 D71 8




1.1. Dạng mạch cơ bản
10 0 C1
D1 R4
22 0 0 .5 W R15
0,5 3W
J3 R13 3K3 R9 39 K
1 Q1 Q2 1
C18 15 X 2 2

+
IN
C4 10 0M 40 07 X 3 D2 OUT




1. Thiết kế phần khuếch đại công suất OCL
C5
C6 R5 R17




76
47 3
R2
22 0 0 .5 W 0.5 3W
12 K
10 2
R19
R14 R8
10 0.5W
39 K 1K D3


Q10
Q3
B6 88
C18 15
Q4 Q7
C23 83 A1 013
D4




C. THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT OCL
C3


D5 10 0
R10 R7 R6
68 0 22 0 0 .5 W 22 0 0 .5 W

D6
40 07 X3
Bài 6: Mạch khuếch đại công suất OCL
Bài 6: Mạch khuếch đại công suất OCL




1.2. Đặc điểm:
Khuếch đại công suất là tầng cuối cùng của thiết bị khuếch đại. Nó có nhiệm vụ cung cấp
cho tải một tín hiệu trung thực, nghĩa là ít méo phi tuyến và méo tần số.
Phần tử khuếch đại trong tầng khuếch đại công suất có thể là BJT hoặc Fet. Chúng phải
có khả năng làm việc với điện áp và dòng điện tương đối lớn; do đó, các transistor này
thường gắn kèm phiến toả nhiệt. Thường làm việc ở chế độ A, B hoặc AB
1.3. Thiết kế:
Vấn đề được đặt ra ở đây là từ yêu cầu mạch cần khuếch đại cần công suất ra trên tải
là bao nhiêu?, với hiệu suất là bao nhiêu?, các thông số ảnh hưởng đến mạch khuyếch đại là
gì? Từ những yêu cầu đó ta mới có thể tính toán và thiết kế.
Điều kiện của mạch bổ phụ: Q8 và Q9 là hai transistor có cùng công suất, có cùng hệ
số khuyếch đại, được chế tạo cùng một chất, Q8 là transistor NPN, Q9 là transistor PNP

1.3.1. Chọn transistor bổ phụ,nguồn sử dụng,tải
Để PLmax thì VCC và ICmax phải lớn , tuy nhiên VCC , ICmax không tăng vô hạn vì bị hạn
chế bởi các thông số kỹ thuật của linh kiện được chọn làm mạch khuếch đại
 Chọn công suất cực đại ra trên tải : PLmax = 75W
 Chọn tải RL = 8
Vcc
=> Vcc = PL max.2RL =34,6 V
PLmax = Vcc
2 RL
Chọn nguồn có điện áp VCC = 35V = 25 2
=> chọn biến áp đôi 25V



77
Bài 6: Mạch khuếch đại công suất OCL


Vcc 35V

ICmax =
RL 8
ICmax = 4,3A
 Công suất thực tế cung cấp cho mạch bởi nguồn
Ic max Vcc 35
Pcc  2.Vcc.  2.Vcc  2.35. =98W
  RL  RL
* Từ các tính toán trên ta chọn các giá trị trong mạch
 Chọn biến áp đôi :  25V – 5A
 Chọn công suất ra cực đại trên tải : PLmax = 75W
 Chọn tải : RL = 8
 Chọn cặp transistor bổ phụ có ICmax cho phép lớn hơn hay bằng ICmax thiết kế
Ở đây chọn cặp transistor bổ phụ D718 và B 688 (ICmax = 8A)

1.3.2. Chọn Re ổn định nhiệt
Khi nhiệt độ mội trường tăng, các dòng IC, IE của BJT tăng làm điểm tĩnh Q mất ổn
định, nên cần phải chọn điện trở RE để ổn định nhiệt
Mặt khác chọn Re sao cho công suất tiêu tán trên Re là thấp nhất, ta chọn Re R E1  V E1 
3,5
 0,8
I E1 4,33
Chọn RE1 = R12 = R13 = 0,5
Mạch ghép dalington nên chọn RE 2 >> RE1 để đảm bảo dòng từ Q8 đổ qua Q6 là lớn
nhất
 Chọn RE 2 = R10 = R11 = 220
 B688 và D718 là hai transistor công suất, chọn hfe = 20
Ta có : ICmax = 4,3A
4,3
 I BQ8   0, 2 A
20
 Chọn cặp transistor bổ phụ C2383 ,A1013 làm transistor thúc tầng công suất
Chọn hfe = 100
I I
0, 2 A
 I BQ 6   
 2mA
CQ 6 BQ 8

100 100 100
 Hệ số khuếch đại của mạch ghép dalington :
 = 1.2 = 100.20 = 2000
1.3.3. Phân cực cho cặp darlington
Ở đây ta dùng điện áp thuận trên 3 Diode làm điện áp phân cực thay cho vai trò phân
cực của Rb, khi nhiệt độ môi trường tăng điện áp thuận trên Diode giảm dẫn đến hai nhánh
Darlington được phân cực ít hơn, nghĩa là dòng điện tĩnh giảm, nhờ đó tự động ổn định điểm
làm việc, đối với tín hiệu xoay chiều, thì gần như toàn bộ tín hiệu đều được đưa đến cực B,
không bị hao hụt.

2.Thiết kế phần khuếch đại thúc:
2.1. Dạng mạch cơ bản
 Chọn hfe4 = 100 =>IBQ4 = 0,2mA



78
Bài 6: Mạch khuếch đại công suất OCL




2.2. Đặt điểm:
Mạch khuếch đại thúc là mạch khuếch đại lớp A, tín hiệu ra đảo pha so với tín hiệu
vào.
Tổng trở ra của mạch khuếch đại này là tổng trở của mạch công suất đẩy kéo
darlington.
Tín hiệu sau khi qua tầng thúc sẽ được đưa đến cực B của 2 transistor Q 6 và Q7 của
tầng khuếch đại công suất

2.3. Thiết kế:
Để dòng Base cực đại ít làm ảnh hưởng đến dòng phân cực DC ở tầng trước ta nên
chọn ic = ICQ4 = 10.IBQ6 = 2.10 = 20mA
Với hệ số khuếch đại hfe =100, phân cực sao cho transistor Q4 dẫn ở chế độ A
1
 . Re
Chọn Rb 
10
Rb = 2.2k  Re = 220
3. Thiết kế phần khuếch đại vi sai ngõ vào:
Dạng mạch cơ bản:




79
Bài 6: Mạch khuếch đại công suất OCL




* Đặc điểm:
Khuếch đại vi sai là một dạng khuếch đại DC đối xứng, có hai ngõ vào và hai ngõ ra.
Ngõ vào có thể chọn bất đối xứng: Vi1, Vi2 (so với đất) hay đối xứng Vi = Vi1 – Vi2
Mạch khuếch đại vi sai là mạch khuếch đại tín hiệu nhỏ rất nhạy. Mạch vi sai có tác
dụng chống nhiễu đồng pha(CMRR) rất tốt, phân cực ổn định, không bị trôi theo nhiệt độ và
nguồn cung cấp. Có thể dùng nguồn dòng không đổi để tăng tín hiệu vào cách chung
(CMRR)
Điều cần chú ý ở dạng mạch này là tỉ số CMRR. Tỉ số CMRR càng cao mạch càng
có tính triệt nhiễu tốt.
Tín hiệu vào bộ khuếch đại vi sai được phân thành hai loại
* Tín hiệu vào cách chung (common mode signal): (i0 là tín hiệu cần triệt
tiêu)
i i
i0  1 2 2
nếu i2 = i1  i0 = i1 = i2  i = 0  ie2 = ie1
nếu i2 = -i1  i0 = 0  i = 2i2  ie2 = -ie1
dòng iL (iout)
 RC
iL  .ie
RC  RL 2



80
Bài 6: Mạch khuếch đại công suất OCL


* Tín hiệu vào vi sai (differential input signal): là tín hiệu cần khuyếch đại
Tỉ số tín hiệu đồng pha CMRR
R
2 Re  hib  b
h fe
CMRR 
R
2(hib  )
h fe
Rb Rb
Khi thiết kế mạch vi sai thường bỏ qua vì (2Re >> )
hfe hfe
Có thể thay Re bằng một BJT Q3 có cùng loại bán dẫn với Q1, Q2




Nhận xét:
Re càng lớn, tỉ số CMRR càng cao, khả năng chống nhiễu tốt, tuy nhiên nếu tăng Re
quá lớn thì không bảo đảm được điều kiện phân cực cho mạch. Để bảo đảm phân cực DC
đồng thời tăng CMRR ta nên thay Re bằng nguồn dòng dùng Q3 cùng loại bán dẫn với Q1,
Q2 .
Về mặt AC điện trở tương đương giữa cực C và E của Q3 có giá trị lớn do đó tăng
CMRR

Thiết kế :
Yêu cầu thiết kế được đặt ra ở đây là mạch phải có tính triệt nhiễu tốt, hoạt động ổn
định, không bị trôi theo nhiệt độ.
Chọn cách thiết kế sử dụng nguồn dòng không đổi để tăng tín hiệu vào cách chung
(CMRR).

3.3.1. Chọn hệ số hồi tiếp
Từ công thức tính độ méo dạng: f = / (1 + k.Av)
f = 0.5%,
Trong đó:


81
Bài 6: Mạch khuếch đại công suất OCL


 = 10%
k.Av = 19
Độ lợi áp vòng kín là:
chọn Vi = 0,9 v
Avf = Vcm/Vi = 35/0,9  39
Hế số hồi tiếp:
k = R4/R3
Mặt khác:
Avf = Av /(1 - k.Av)  1/k (k.Av >>1)
==> k = 1/Avf = 1/39 ==> R8 = 39.R9
 Chọn Q1, Q2 có hfe = 100
Ta có: IBQ4 = 0,2 mA, chọn ICQ1>>IBQ4
 Chọn ICQ1= 1mA
Vcc  0, 7
ICQ1 =
Rb
2 Re
(1  hfe)
Để ICQ ít bị ảnh hưởng bởi hfe của BJT
Chọn 2RE >> RB /(1 +)
Vcc  0, 7 35  0, 7
=> 2Re = 34,3K Mạch tương đương vi sai
==>ICQ = =
2 Re 2 Re
Mặt khác khi thiết kế để mạch hoạt động ổn định ta nên chọn
RB = 2Re / 10 = 35K chọn RB = 39K
Để cặp vi sai đối xứng về DC , ta chọn RB = R2 = R7 = 39K
=>R6 = 1K
Hệ số hồi tiếp của mạch vi sai:
R6 1
k   0, 025
R7 39
3.3.2. Chọn nguồn dòng thay cho Re
 Chọn tỉ số CMRR =40 dB
Ta có :
Rb
2 Re  hib
Re
hfe
CMRR   (*)
Rb Rb
2(hib  hib 
)
hfe hfe

Rb
>> hib 
2 Re
hfe
Nếu chọn ICQ1 =ICQ2 = 10mA

VT 25mA
=> hie  m. .hfe  .100  25
I 10mA
EQ



hie 25
hib    2,5
hfe 100




82
Bài 6: Mạch khuếch đại công suất OCL


Re
Từ (*)  100 
hib  390
Để có CMRR thì Re >> hib + 390 => Re >> 39k
Nếu chọn ICQ1 =ICQ2 = 1mA thì => hie =2500 , hib = 25
=> Re >> (25 + 390).100 = 41,5K
Nhận xét:
Nếu tín hiệu vào có biên độ thay đổi thì Re cũng phải thay đổi theo để bảo đảm tỉ số
CMRR ổn định,nếu tầm thay đổi của biên độ mức tín hiệu từ 10mA đến 1mA thì Re thay đổi
từ 39K đến 41,5K
Nên thay Re bằng một nguồn dòng không đổi
Ơ đây ta chọn ICQ3 = 2mA
V D V BEQ 3  2,1  0,7  700
=> R 4 
I CQ3 2mA
Chọn R4 = 680
 Chọn ID >> IBQ3 ,chọn ID = 3mA
 35  2,1
R5  V CC V D   11K 
=>
ID 3mA
Chọn R5 = 12K

D. KHẢO SÁT CÁC TẦNG KHUẾCH ĐẠI
1. Công suất
 Công suất cung cấp bởi nguồn:
V .2.I max V .2.I max
P0  CC P0  CC
 
 Công suất tiêu thụ trên tải
 1 U2
1
max  .100 0 0  78.5 0 0 Pn  .U max .I max  . max
2 2 RL
4
 Hiệu suất
P U P U
  n  . max .100 0 0   n  . max .100 0 0
P0 4 EC P0 4 EC
 Hiệu suất mạch OCL lớn nhất khi Umax=VCC/2

max  .100 0 0  78.5 0 0
4
2. Tầng khuếch đại công suất một biên mắc CC
2.1. Dạng mạch cơ bản:
Để nâng cao hệ số khuếch đại và điện trở vào, có thể ghép thêm transistor phối hợp
hoặc ghép darlington. Tải RL thường được mắc ở cực E. Do đó, mạch transistor phức hợp
hoạt động như một tầng khuếch đại mắc CC




83
Bài 6: Mạch khuếch đại công suất OCL




2.2. Hàm truyền:
Tầng Q2 mắc CC có tổng trở vào lớn.
Ri2  hiE2  (1  h fE2 ).RL  h fE2 .RL Ri2  hiE2  (1  h fE2 ).RL  h fE2 .RL (*)
Độ lợi dòng
IE IE
Ai2  2  1  h f E  h f E Ai2  2  1  h f E  h f E
I B2 I B2
2 2 2 2



Ap dụng mạch tương đương BJT mắc CC, vẽ sơ đồ tương đương xoay chiều cho tầng
Q1: nhìn điện trở vào tầng Q2




Tổng trở vào của transistor phức hợp
Ri2
1 1
ri  hiE  (h f E  1)( // Ri2 )  h f E .( // Ri2 )  h f E .
1  RiE  h0E
h0E h0E
1 1 1 1
1 1 2 1

Do Ri2 rất lớn, nên không thể bỏ qua vai trò mắc song song của 1/hoE1. Theo (*)
RL
ri  h f E .h f E .
1  h f E .h0E .RL
1 2
2 1

Khi hfE2.hoE1.RL Tính toán lý thuyết: Tính các giá trị sau:
+ Công suất cung cấp bởi nguồn
+ Công suất tiêu thụ trên tải
+ Hiệu suất
+ Độ lợi áp của mạch Av
+ Độ lợi áp của mạch khi có hồi tiếp Avf
2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch
Dùng nguồn phát là đầu đĩa CD. Kiểm tra tín hiệu ra loa.
3> Đánh giá kết quả: Nhận xét




86
Đề thi vào lớp 10 môn Toán |  Đáp án đề thi tốt nghiệp |  Đề thi Đại học |  Đề thi thử đại học môn Hóa |  Mẫu đơn xin việc |  Bài tiểu luận mẫu |  Ôn thi cao học 2014 |  Nghiên cứu khoa học |  Lập kế hoạch kinh doanh |  Bảng cân đối kế toán |  Đề thi chứng chỉ Tin học |  Tư tưởng Hồ Chí Minh |  Đề thi chứng chỉ Tiếng anh
Theo dõi chúng tôi
Đồng bộ tài khoản