intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển bằng máy tính, chương 11

Chia sẻ: Nguyen Van Luong | Ngày: | Loại File: PDF | Số trang:9

555
lượt xem
275
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Ma trận LED 5x7: Gồm có 35 điốt phát quang ( Light Emit Diode – LED ) được sắp xếp thành một ma trận 5 cột và 7 hàng. Các LED trên cùng một hàng được nối chung anốt, các LED trên cùng một cột đ-ợc nối chung catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệu chọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V ). a. Sơ đồ nguyên lý: b. Đóng vỏ và ký hiệu các chân: Ma trận...

Chủ đề:
Lưu

Nội dung Text: Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển bằng máy tính, chương 11

  1. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc Chương 11: Giíi thiÖu c¸c linh kiÖn ®-îc dïng 1. Ma trËn LED 5x7: Gåm cã 35 ®ièt ph¸t quang ( Light Emit Diode – LED ) ®-îc s¾p xÕp thµnh mét ma trËn 5 cét vµ 7 hµng. C¸c LED trªn cïng mét hµng ®-îc nèi chung anèt, c¸c LED trªn cïng mét cét ®-îc nèi chung catèt. Mét LED t¹i vÞ trÝ hµng Hi vµ cét Vj chØ s¸ng khi cã tÝn hiÖu chän hµng Hi ë møc cao ( 5V ) vµ tÝn hiÖu chän cét Vj ë møc thÊp ( 0V ). a. S¬ ®å nguyªn lý: H1 + H2 + H3 + H4 + H5 + H6 + H7 + - V1 - V2 - V3 - V4 - V5 H×nh I.1.1 – S¬ ®å nguyªn lý ma trËn LED 5x7 54
  2. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc b. §ãng vá vµ ký hiÖu c¸c ch©n: Ma trËn LED 5x7 ®-îc ®ãng vá d¹ng DIP ( Dual In-line Package ) gåm 14 ch©n. Ký hiÖu c¸c ch©n xem trªn h×nh I.1.2. Chó ý lµ mçi tÝn hiÖu V3 vµ H4 cã tíi hai ®Çu ra. H2 V1 H4 V3 V4 H1 H3 H5 H7 V2 V3 H4 V5 H6 MÆt tr-íc MÆt sau H×nh I.1.2 – VÞ trÝ vµ ký hiÖu c¸c ch©n cña ma trËn LED 5x7 2. Bé gi¶i m·/ph©n kªnh 3-8 74138 : 55
  3. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc Cã 16 ch©n, gåm 3 ®Çu Khi 2 ch©n G2A vµ G2B ë møc vµo A, B, C; 8 ®Çu ra Y0  Y7; thÊp, ch©n G1 ë møc cao th× IC ch©n 16 cÊp nguån Vcc = 5V; míi lµm viÖc, ng-îc l¹i, tÊt c¶ ch©n 8 nèi ®Êt; 3 ®Çu vµo chän c¸c ®Çu ra sÏ ë møc cao. chip G1, G2A, G2B. Mét ®Þa chØ 3 bit ®-a vµo 3 ®Çu A, B, C sÏ kÝch thÝch lµm cho mét ®Çu ra ë møc thÊp, tÊt c¶ c¸c ®Çu ra cßn l¹i ë møc cao. H×nh I.2.1 – Bé gi¶i m·/ph©n kªnh 3- 8 B¶ng ch©n lý cña 74138: G G2 G2 C B A Y Y Y Y Y Y Y Y 1 A B 0 1 2 3 4 5 6 7 0 0 0 X X X 1 1 1 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 3. Bé gi¶i m·/ph©n kªnh 4-16 74154: 56
  4. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc Cã 24 ch©n, gåm 4 ®Çu vµo A, B, C, D; 16 ®Çu ra 0  15; ®Çu cÊp nguån Vcc = +5V (ch©n 24); ch©n 12 (GND) nèi ®Êt ; hai ®Çu chän chÝp lµ G1 vµ G2. Mçi ®Þa chØ 4 bit ®Çu vµo kÝch thÝch mét ®Çu ra ë møc thÊp, cßn tÊt c¶ c¸c ®Çu ra kh¸c ë møc cao. C¸c ®Çu vµo chän chip cÇn ph¶i ®Æt thÊp ®Ó vi m¹ch lµm viÖc. NÕu mét hoÆc c¶ hai ®Çu G1, G2 ë møc cao th× tÊt c¶ c¸c ®Çu ra sÏ ë møc cao. H×nh I.3.1 B¶ng ch©n lý cña 74154: G G D C B A 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 1 2 0 1 2 3 4 5 1 0 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 57
  5. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 4. Bé ®Õm nhÞ ph©n 4bit 7493: Cã 14 ch©n , gåm: ch©n 5 nèi víi nguån Vcc = 5V; ch©n 10 ( GND ) nèi ®Êt; 4 ®Çu ra ®Õm QA, QB, QC, QD ; 2 ®Çu vµo xung ®Õm CKA, CKB; 2 ®Çu vµo xo¸ RO1, R02. Thùc hiÖn ®Õm khi cã s-ên ©m cña xung kÝch. X 0 B¶ng ch©n lý cña 7493: R0 R0 Q Q Q Q H×nh I.4.1 – Bé ®Õm nhÞ ph©n 4 bit 1 2 D C B A 1 1 0 0 0 0 0 X §Õm 5. Bé ®Õm nhÞ ph©n 4bit ®«i 7469: 58
  6. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc Gåm hai bé ®Õm nhÞ ph©n B¶ng ch©n lý cña 74244: 4 bit ®-îc tÝch hîp trong mét IC. Mçi bé ®Õm cã 6 ch©n: 4 ®Çu ra G A A A A Y Y Y Y ®Õm QA, QB, QC, QD, mét ®Çu 1 2 3 4 1 2 3 4 vµo xung ®Õm CKA, mét ®Çu 1 X X X X Trë kh¸ng vµo xo¸ CLR. cao 0 X X X X A A A A 1 2 3 4 7. Bé ®Öm tÝn hiÖu hai chiÒu 74245: 7469 Bé ®Öm tÝn hiÖu hai chiÒu 6. Bé ®Öm tÝn hiÖu mét chiÒu74244: Bé ®Öm tÝn hiÖu cã t¸c dông khuyÕch ®¹i tÝn hiÖu sau 1 mét kho¶ng truyÒn ®· bÞ suy gi¶m. TÝn hiÖu ®Çu ra cã møc logic gièng tÝn hiÖu ®Çu vµo nh-ng ®· khuyÕch ®¹i ®Õn møc cÇn thiÕt. TÝn hiÖu chØ ®i theo mét chiÒu. 74244 cã 20 ch©n, gåm: 74245 cho phÐp tÝn hiÖu ®i theo ch©n VCC nèi nguån 5V; ch©n hai chiÒu tuú thuéc møc logic ë GND nèi ®Êt; 8 ®Çu vµo: 1A1, ®Çu vµo DIR. Khi DIR ë møc 1A2, 1A3, 1A4, 2A1, 2A2, 2A3, cao th× tÝn hiÖu ®i tõ ®Çu vµo Ai 2A4; 8 ®Çu ra: 1Y1, 1Y2, 1Y3, ra ®Çu Bi, ng-îc l¹i, khi DIR ë 1Y4, 2Y1, 2Y2, 2Y3, 2Y4; 2 møc logic thÊp th× tÝn hiÖu ®i tõ ®Çu chän chip: 1G, 2G, khi 1G, ®Çu vµo Bi ra ®Çu Ai. 2G ë møc logic 0 th× tÝn hiÖu tõ ®Çu vµo míi ®-îc ®-a tíi ®Çu ra, khi 1G vµ 2G ë møc logic 1 th× ®Çu ra ë tr¹ng th¸i trë kh¸ng cao. 59
  7. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc 8. Bé ®Þnh thêi 555: Vi m¹ch 555 cã thÓ dïng ®Ó thùc hiÖn nhiÒu chøc n¨ng R nh-: t¹o xung thêi gian, t¹o dao Comparator 1 Output Buffer ®éng ®a hµi (xung vu«ng, xung tam gi¸c), ®iÒu chÕ ®é réng R R xung, v.v.. Trªn h×nh I.8.1 lµ s¬ T1 Rd S FF Q ®å chøc n¨ng cña vi m¹ch 555. Vi m¹ch nµy cã thÓ lµm viÖc víi T2 ®iÖn ¸p nguån cung cÊp UCC tõ +5V ®Õn +15V. D·y ®iÖn trë R Comparator 2 m¾c theo kiÓu ph©n ¸p tõ UCC ®Õn ®Êt t¹o ra ®iÖn ¸p chuÈn cho hai bé so s¸nh 1 vµ 2, trong ®ã ®iÖn ¸p chuÈn cho bé so s¸nh 2 H×nh I.8.1 – S¬ ®å chøc n¨ng bé ®Þnh thêi 555 lµ UCC/3 vµ cho bé so s¸nh 1 lµ 2UCC/3. Nh- ta sÏ thÊy c¸c ®iÖn ¸p chuÈn nµy dïng ®Ó ®iÒu khiÓn viÖc ®Þnh thêi gian. Trong c¸c øng dông mµ ta muèn thay ®æi viÖc ®Þnh thêi gian b»ng ph-¬ng ph¸p ®iÖn tö ta cã thÓ thùc hiÖn b»ng c¸ch ®-a mét ®iÖn ¸p ®iÒu chÕ vµo ch©n 5 (®Çu vµo ®iÖn ¸p ®iÒu khiÓn). Cßn trong c¸c øng dông kh¸c th× ta cã thÓ nèi ch©n 6 xuèng ®Êt qua mét tô ®iÖn (cã trÞ sè vµo kho¶ng 0,001F). Trung t©m ho¹t ®éng cña vi m¹ch 555 lµ FF-RS. §Çu vµo R cña FF lµ ®Çu ra 60
  8. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc cña bé so s¸nh 1, cßn ®Çu vµo S Ground UCC 1 8 cña FF lµ ®Çu ra cña bé so s¸nh Trigger Discharge 2. M¹ch ra cña FF gåm 2 phÇn: 2 7 mét phÇn lµ bé ®Öm ®Çu ra vµ Output Threshold 3 6 mét phÇn gåm 2 transistor T1, Reset Control Voltage T2. Trong ®ã T1 dïng ®Ó biÕn ®æi 4 5 tÝn hiÖu ra ®· ®-îc ghi gi÷, H×nh I.8.2 – C¸c ch©n bªn chÝnh ®iÖn ¸p nµy sÏ ®-îc sö ngoµi dông cho nhiÒu môc ®Ých kh¸c cña vi m¹ch 555 nhau. Th«ng qua T2 ta cã thÓ ®iÒu khiÓn ®-îc tr¹ng th¸i bªn trong cña bé ®Öm ®Çu ra. 61
  9. ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc Vi m¹ch 555 gåm cã 8 ch©n nh- h×nh I.8.2, trong ®ã ch©n1 lµ ch©n nèi ®Êt (Ground), ch©n 2 lµ ®Çu vµo bé so s¸nh 2 (Trigger), ch©n 3 lµ ®Çu ra (Output), ch©n 4 lµ ch©n ®iÒu khiÓn ®iÖn ¸p ®Çu ra (Reset), ch©n 5 lµ ch©n ®iÖn ¸p ®iÒu khiÓn (Control Voltage), ch©n 6 lµ ng-ìng cña bé so s¸nh 1 (Theshold), ch©n 7 lµ ch©n ®Ó phãng ®iÖn (Discharge) vµ ch©n 8 lµ ch©n ®iÖn ¸p nguån cung cÊp (UCC). 62
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2