Quang báo có kết hợp cơ khí, chương 3

Chia sẻ: Nguyen Van Dau | Ngày: | Loại File: PDF | Số trang:15

0
86
lượt xem
16
download

Quang báo có kết hợp cơ khí, chương 3

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Công suất tiêu tan:0.01' mW1mW( khi tần số làm việc 1 MHz) Khả năng tải 50 Mức logic : Mức [0] = 0 V ; Mức [1]=điện áp cung cấp Nguồn cung cap:VĐ^' =3-15 V a) 4060 có chức năng vừa tạo dao động vừa đếm 14 tần, nhưng chỉ có 10 ngõ ra và ngõ ra nhảy cóc tại Q10 (Q10 không có ngõ ra) 3 đầu ra có bộ dao động là Rs, Rtc, Ctc dùng để mắc mạch RC hoặc thạch anh để chọn các tần số dao động mong muốn từ người thiết kế. Hoặc có...

Chủ đề:
Lưu

Nội dung Text: Quang báo có kết hợp cơ khí, chương 3

  1. Chương 3: Giôùi thieäu 4060, 4518 Ñeàu laø caùc vi maïch hoï CMOS Thôøi gian treã: 30-100ns Coâng suaát tieâu taùn:0.01 mW(1mW khi taàn soá laøm vieäc 1 MHz) Khaû naêng taûi 50 Möùc logic : Möùc [0] = 0 V ; Möùc [1]=ñieän aùp cung caáp Nguoàn cung caáp:VDD =3-15 V a) 4060 coù chöùc naêng vöøa taïo dao ñoäng vöøa ñeám 14 taàn, nhöng chæ coù 10 ngoõ ra vaø ngoõ ra nhaûy coùc taïi Q10 (Q10 khoâng coù ngoõ ra) 3 ñaàu ra coù boä dao ñoäng laø Rs, Rtc, Ctc duøng ñeå maéc maïch RC hoaëc thaïch anh ñeå choïn caùc taàn soá dao ñoäng mong muoán töø ngöôøi thieát keá. Hoaëc coù theå söû duïng nguoàn xung clock töø beân ngoaøi ñöa vaøo chaân Rs, tín hieäu seõ ñöôïc caûi thieän tröôùc khi ñöa ñeán boä ñeám vaø khi chaân MR leân möùc cao thì taát caû boä ñeám bò reset veà 0.
  2. Sô ñoà chöùc naêng 10 9 RTC CTC 11 RS CP 14- STATE BINARY COUNTER CD 12 MR 03 04 05 06 07 08 09 011 012 013 7 5 4 6 14 13 15 1 2 3 Sô ñoà chaân 16 15 14 13 12 11 10 9 VDD 09 07 08 MR RS RTC CTC HEF 4060B 011 012 013 05 04 06 03 VSS 1 2 3 4 5 6 7 8 Vì muïc ñích thieát keá cho boä phaän nhôù coù 12 ñöôøng ñòa chæ neân caàn moät IC ñeám khaùc boå sung. Nhö chuùng ta ñaõ bieát IC 4060 ñeám nhaûy coùc taïi ngoõ ra Q10 (khoâng coù ñaàu ra Q10).Vì choïn IC ñeám 1 laø 4060 hoï CMOS neân choïn tieáp IC hoï CMOS ñeå ñoàng boä trong boä ñeám.(thôøi gian treã möùc logic möùc nhieãu,..). Coù theå choïn caùc IC ñeán nhö: 4040 ,4020,4027,4518,4520,..
  3. Choïn IC4060 laøm IC dao ñoäng vaø ñeám laø IC hoï CMOS, neân choïn IC ñeám hoï CMOS ñeå ñoàng boä vôùi boä ñeám 1 vaäy coù theå choïn caùc IC ñeám sau: 4040,4020,4727,4518,... Choïn IC 4518 laøm IC ñeám vì muïc ñích thieát keá trong maïch maø phaàn thieát keá seõ trình baøy roõ hôn. b) 4518 laø vi maïch hoïc CMOS, coù hai boä ñeám BCD beân trong. Boä ñeám hoaït ñoäng ôû möùc cao neáu ñöa xung clock vaøo ngoõ vaøo Cpo, vaø boä ñeám hoaït ñoäng ôû möùc thaáp neáu ñöa xung clock vaøo trong cuûa Cpo. Ngoõ ra ñöôïc ñeám tröôùc khi xuaát ra ngoaøi. Chaân MR taùc ñoäng ôû möùc cao. Moãi boä ñeàu coù chaân MR rieâng vaø tröôùc caùc boä ñeám khoái schmitt- trigger hoaït ñoäng laøm giaûm thôøi gian taêng hay giaûm cuûa xung clock, noù taêng khaû naêng taûi maïch cuûa phaùt xung clock Sô ñoà ngyeân lyù: 00A 3 1 CP1A 01A 4 02A 2 5 CPOA 03A 6 7 MRA CPOB 11 9 12 CP1B 1 13 MRB 14
  4. Sô ñoà chaân: 16 15 14 13 12 11 10 9 VDD MR9 02B 02B 01B 00B CP1B CPOB HEF 4518B CPOA CP1A 00A 01A 02A 03A MRA VSS 1 2 3 4 5 6 7 8 III. Boä nhôù: 1.Cô sôû veà boä nhôù: Caùc boä nhôù coù theå chia thaønh hai loaïi toång quaùt, ROM vaø RAM. ROM laø read - only Memory (boä nhôù chæ ñoïc ra), vaø RAM laø Random - access Memory (boä nhôù truy xuaát ngaãu nhieân). Noùi chung ROM chöùa caùc döõ lieäu moät caùch coá ñònh vaø khoâng theå thay ñoåi. Chæ coù theå ñoïc töø ROM ra maø khoâng theå ghi vaøo noù. ROM luoân luoân coù maët trong caùc maùy tính vaø khoâng bò maát ñi khi taét nguoàn nuoâi. Vì vaäy noù ñöôïc coi laø boä nhôù khoâng thay ñoåi (nonvolatile). Coøn RAM thì laïi khaùc, noù coù theå ñoïc ra vaø cuõng coù theå ghi vaøo. Nhôø vaäy maø döõ lieäu coù theå caát giöõa taïm caùc döõ lieäu roài sau ñoù laïi laáy caùc döõ lieäu ñoù ra. Döõ lieäu naøy cuõng coù theå thay ñoåi baát hyø luùc naøo. RAM laø boä nhôù thay ñoåi (volatile), nghóa laø noù bò maát hoaëc bò xoùa khi maát nguoàn nuoâi, RAM coù theå xem nhö quyeån soå ghi cheùp, baïn coù theå ñoïc caùc ñieàu ghi cheùp cuûa mình, vaø ñoâi khi coù theå thay ñoåi laïi caùc ñieàu ñaõ ghi cheùp ñoù. Traùi laïi laïi ROM gioáng nhö saùch giaùo trình. Noùi chung caùc thoâng tin trong ñoù chæ coù theå ñoïc ra chöù khoâng theå ghi vaøo hoaëc hay ñoåi.
  5. Khaùi nieäm truy xuaát ngaãu nhieân coù nghóa laø baát kyø moät vò trí nhôù naøo cuõng coù theå ñöôïc môû ra hoaëc ñöôïc goïi ra ôû baát kyø luùc naøo, caùc thoâng tin khoâng caàn ñoïc ra hay ghi vaøo moät caùch tuaàn töï. Veà thöïc chaát, caû ROM laãn RAM ñeàu truy xuaát ngaãu nhieân. Chæ coù ñieàu khaùc nhau cô baûn RAM laø boä nhôù vöøa coù theå ñoïc ra vöøa coù theå ghi vaøo. Phuø hôïp nhaát, coù leõ neân choïn RAM laøm “boä nhôù ñoïc/ ghi”. 2. Caáu truùc boä nhôù: Hình döôùi trình baøy sô ñoà khoái cuûa moät maïch nhôù. Maïch nhôù ñöôïc noái vôùi caùc boä phaän khaùc nhau trong maùy tính hoaëc caùc maïch khaùc thoâng qua caùc ñöôøng daây ñòa chæ vaø caùc ñöôøng daây döõ lieäu cuûa noù. Kieåm soaùt maïch nhôù baèng ñöôøng daây enable (môû), rieâng ñoái vôùi RAM coøn coù theâm ñöôøng daây kieåm soaùt ñoïc/ghi (Read/write). Caùc maïch nhôù noùi chung ñöôïc toå chöùc döôùi daïng ma traän, goàm nhöõng haøng vaø nhöõng coät ñeå xaùc ñònh vò trí hay ñòa chæ nhôù nhö treân hình döôùi. Ma traän naøy gioáng nhö sô ñoà ñòa chæ böu ñieän, trong ñoù caùc haøng nhö caùc ñòa chæ ñöôøng phoá, coøn caùc coät nhö caùc soá nhaø. Moãi oâ trong ma traän goïi laø moät phaàn töû (cell) hay vò trí nhôù (memory location). Vò trí hay phaàn töû nhôù ñöôïc doø tìm baèng choïn ñòa chæ hay maïch giaûi maõ. Maïch naøy goàm hai phaàn: maïch choïn ñòa chæ haøng RAS (row - address selector) vaø maïch choïn ñòa chæ coät CAS (colum - address selector). Caùc ñöôøng daây ñòa chæ seõ choïn ñòa chæ haøng vaø ñòa chæ coät. Ñöôøng daây enable duøng ñeå môû caùc maïch loái ra boä nhôù theo ba traïng thaùi. Coøn ñöôøng daây Read/write quyeát ñònh daïng thao taùc seõ thöïc hieän.
  6. address Data line Memory lines in device read/write Device (chip) enable emable (RAM) (a) Boä phaän nhoù cô baûn colum address selector (CAS) read/wrute enable Memory B address u lines Memory f Data system matrix f line e r s Row address (b) Block diagram selector(RAS) Device enable
  7. A4 AÏ AÂ (1) (1) (1) 0 1 2 3 4 5 6 7 0 1 Rom (001) Address lines 2 (0) A0 3 (0) A1 4 (1) AÛ 5 6 7 (c) address cell Colum (111) Boä nhôù hoaëc caùc toå chöùc bit (bit oganized) hoaëc laø loaïi toå chöùc lôøi (word oganized). Boä nhôù loaïi toå chöùc bit coù theå löu giöõ moät bit ñôn trong moãi vò trí ñòa chæ. Nhö vaäy ñoái vôùi loaïi toå chöùc bit, moãi oâ treân ma traän (ôû hình) treân ñaïi dieän cho moät soá nhò phaân. Boä nhôù thuoäc loaïi toå chöùc rôøi seõ ñöôïc löïa choïn caû moät nhoùm phaàn töû nhôù cuøng moät luùc ñoái vôùi moãi vò trí ñòa chæ. Do ñoù ôû boä nhôù loaïi naøy, moãi oâ trong ma traän öùng vôùi moät nhoùm nhieàu soá nhò phaân. Moãi nhoùm phaàn töû nhôù thöôøng laø moät byte (8 bit) hoaëc moät lôøi (16 bit). Neáu khoâng noái ñeán loaïi toå chöùc gì ñang duøng thì soá ñöôøng daây ñòa chæ seõ quyeát ñònh soá vò trí nhôù cöïc ñaïi theo coâng thöùc sau ñaây: Soá löôïng vò trí nhôù cöïc ñaïi : = 2N
  8. trong ñoù, N soá löôïng caùc ñöôøng ñòa chæ. Baûng 2-1 cho bieát quan heä giöõa caùc soá löôïng caùc ñöôøng ñòa chæ vaø caùc vò trí nhôù. Chuù yù thöôøng duøng kyù hieäu tieâu chuaån quy öôùc chæ xaáp xæ soá löôïng cöïc ñaïi thöïc söï cuûa caùc vò trí nhôù. Ví duï, boä nhôù 64K thöïc ra coù tôùi 65.536 vò trí nhôù. Baûng 2-1 soá ñöôøng ñòa chæ vaø moät soá vò trí nhôù. Soá ñöôøng ñòa Soá vò trí nhôù Kyù hieäu chuaån chæ 10 1024 1K 11 2048 2K 12 4096 4K 13 8192 8K 14 16.384 16K 15 32.768 32K 16 65.536 64K 17 131.072 128K 18 262.144 256K 19 524.288 512K 20 1.048.576 1M 24 16.777.216 16M 32 4.294.467.296 4G a. RAM: RAM laø loaïi boä nhôù thay ñoåi ñöôïc, döõ lieäu coù theå ghi vaøo hoaëc ñoïc ra. Baát kyø moät phaàn töû nhôù naøo cuûa RAM cuõng coù theå löïa choïn ra ñöôïc ôû baát cöù luùc naøo, vaø khoâng gioáng nhö ROM, caùc noäi dung döõ lieäu cuûa noù cuõng coù theå thay ñoåi baát kyø luùc naøo. Ram ñöôïc chia thaønh hai loaïi tónh vaø ñoäng. RAM tónh (static), SRAM löu giöõ soá lieäu maõi maõi neáu nhö nguoàn nuoâi khoâng bò
  9. maát. SRAM thöïc chaát laø moät haøng flip- flop, trong ñoù moãi flip- flop laø moät phaàn töû nhôù ñaïi dieän cho moät bit nhö ñaõ ñöôïc trình baøy treân hình 2-6(a). RAM ñoäng (DRAM - Dynamic RAM) laø moät loaïi RAM ñöôïc “laøm töôi” (refresh) töùc laø phaûi ñöôïc naïp laïi caùc döõ lieäu ñang ñöôïc löu tröõ theo töøng chu kyø. “Laøm töôi” baèng caùch thöïc hieän thao taùc ñoïc hoaëc ghi cheùp laïi. Cuõng coù theå “laøm töôi” baèng caùc thao taùc ñaëc bieät khaùc. Do maät ñoä phaân töû nhôù raát cao neân gía tieàn cuûa DRAM tính theo dung löôïng bit trôû neân khaù reû so vôùi SRAM, maëc duø phöùc taïp vaø coâng cheá taïo cao hôn. DRAM ñöôïc cheá taïo baèng caùc MOSFET nhöng taùc duïng nhö caùc tuï ñieän (hình (b)). Neáu caùc tuï ñieän khoâng ñöôïc naïp ñieän nhaéc laïi theo chu kyø thì caùc soá lieäu nhôù seõ bò maát do söï roø ñieän. Caùc DRAM yeâu caàu phaûi ñöôïc “laøm töôi” theo chu kyø khoaûng 2 ñeán 4 ms. Thöïc hieän laøm töôi thöïc chaát laø naïp theâm naêng löôïng cho tuï ñieän ñeå löu giöõ logic 1 vaø duy trì söï phoùng ñieän cuûa tuï ñeå löu giöõ logic 0. Column select To To read VDD read write write Q1 Q2 Data Data Q5 Q3 Q4 Q6 Row select line
  10. Column select (a) MOS static memory cell Row select line ( c b) MOS dynamic memory cell SRAM Hình treân veõ sô ñoà chöùc naêng vaø sô ñoà phaân boá chaân vaø baûng söï thaät cuûa vi maïch nhôù TSM 4016 SRAM, ñoù laø boä nhôù loaïi MOS coù toå chöùc 2048  8 bit. Chaân 20 kyù hieäu G duøng ñeå kieåm ñöôøng daây ñoùng - môû (enable) maïch ñeäm loái ra. Neáu G coù möùc ra cao thì loái ra coù traïng thaùi trôû khaùng cao. Neáu G thaáp thì loái ra seõ ñöôc noái thoâng vôùi heä thoáng. Chaân 18 kyù hieäu S duøng kieåm soaùt ñöôøng daây choïn chip. Neáu S cao thì vi maïch bò ñoùng vaø khoâng theå ñoïc hay ghi döõ lieäu. Neáu S thaáp thì chip ñöôïc choïn vaø sau ñoù seõ ñoïc döõ lieäu ra hay ghi döõ lieäu vaøo. Chaân 21 kyù hieäu W duøng kieåm soaùt thao taùc ñocï/ghi. W cao laø ñoïc coøn W thaáp laø ghi. A0 ñeán A10 laø caùc ñöôøng ñòa chæ duøng ñeå xaùc ñònh moät phaàn töû nhô ùcuï theå naøo ñoù trong boä nhôù. D1 ñeán D8 laø caù ñöôøng vaøo hoaëc ra caùc soá lieäu cuûa caùc phaàn töû nhôù. Baûng söï thaät cho bieát roõ caùch hoaït ñoäng cuûa vi maïch. Ví duï muoán ghi hoaëc caát giöõ döõ lieäu vaøo boä nhôù thì W phaûi thaáp vaø S cuõng phaûi thaáp. Luùc ñoù caùc bit döõ lieäu seõ ñöôïc ñöa ghi nhôù vaøo ñuùng ñòa chæ ñaõ ñöôïc caùc
  11. ñöôøng daây ñòa chæ xaùc ñònh. Chuù yù laø trong quaù trình thao taùc ghi, traïng thaùi cuûa G khoâng caàn quan taâm. DRAM Do giaù reû vaø maät ñoä döõ lieäu cao, DRAM ñaõ trôû thaønh loaïi thoâng duïng nhaát trong boä nhôù cuûa caùc maùy vi tính ngaøy nay. Vì caùc phaàn töû nhôù ñeàu laø loaïi MOSFET cho neân coù theå deã daøng thu goïn moät soá löôïng raát lôùn caùc phaàn töû nhôù vaøo trong vi maïch. Nhöôïc ñieåm cuûa loaïi naøy laø toác ñoä hôi chaäm vaø caàn phaûi “laøm töôi” thöôøng xuyeân. Trò soá ñieän dung beân trong cuûa MOSFET ñuû lôùn ñeå taïo thaønh moä tuï ñieän tyù hon (vaøi picofarad), cho neân coù theå löu giöõ soá lieäu baèng caùch coù naïp hay khoâng naïp ñieän tích trong tuï ñieän ñoù. Tình traïng khoâng ñieän tích, töùc laø logic 0, coù theå ñöôïc löu giöõ voâ thôøi haïn. Coøn tình traïng logic 1, töùc laø tuï ñieän khoâng ñöôïc naïp ñaày tích, thì phaûi luoân luoân ñöôïc naïp nhaéc laïi ít nhaát 2ms moät laàn; neáu khoâng tuï ñieän seõ maát ñieän tích vaø soá lieäu löu giöõ cuõng bò maát. 1 24 A7 VCC 1 + 5V1 2 23 A6 A8 3 22 A5 A9 4 21 A4 H 5 20 A3 G A2 6 2048X8 19 A10 18 A1 7 SRAM S 8 17 A0 D8 9 16 D1 D7 10 15 D2 D6 11 14 D3 D5 12 13 VSS D4 (GND) (GND) (a) 4106 pinout
  12.  Address A0 lines to A10 Chip select (CS) D1 Data in/out Output enable (OE) S to (three - state) Read/write G Enable (WE) W D8 (b) 4016 static RAM Hình 2-2 Hình 2-2 veõ sô ñoà chaân cuûa DRAM TMS 4116 thuoäc loaïi MOS ñöôïc toå chöùc thaønh 16*1bit theo baûng 2-1 thì 16K töông öùng vôùi 16.384 vò trí oâ nhôù thöïc teá. Nhö vaäy caàn phaûi coù 14 bít ñòa chæ töùc14 ñöôøng ñòa chæ, bôûi 214 baèng 16384. Ñeå tieát kieäm soá ñöôøng ñòa chæ vaø giaûm soá ch aân treân IC haàu heát caùc loaïi DRAM ñeàu duøng phöông phaùp ñòa chæ multiplex, thay vì 14 ñöôøng, nay chæ caàn 7 ñöôøng ñòa chæ ñaàu tieân chöùa thoâng tin veà haøng roài roài tieáp sau mang thoâng tin veà coät. Ñeå kieåm soaùt thao taùc naøy ngöôøi ta duøng daây RAS vaø CAS nhö hình 2-2. Khi RAS thaáp thì thoâng tin treân ñöôøng ñòa chæ seõ ñöôïc môû thoâng thoâng qua maïch choát
  13. ñòa chæ haøng (row-address latch). Khi CAS thaáp thì thoâng tin treân ñöôøng döõ lieäu seõ ñöôïc môû. 1 16 (+5) VBB VSS (GND) 2 15 Din GAS 3 14 WE DOUT 4 13 RAS 16Kx1 A6 5 12 A0 4116 A3 6 11 A1 A4 7 10 A2 A5 8 9 (+12V) VDD VCC (+5V) Sô ñoà chaân DRAM 4116 RAM tónh TMS loaïi 4016 loaïi CMOSa a) Sô ñoà chaân cuûa 4016; b)R RAM tónh 4016 RAS Row Row 1 A0 /A7 address D 2 DRAM A1 /A8 LED e . memory A2 /A9 A3 /A10 a c . array t o . 128 x 128 A4 /A11 A5 /A12 c d (16.384 bit) A6 /A13 h e 128 r 12... 12N RAS Buffers sense amps W and refreesh DD 1 2 . . . 12N GAS OUT Column decoder A7 . . . A13 Column address latch GAS
  14. Thoâng qua maïch dioât ñòa chæ coät (colum - address latch) caùc ñöôøng RAS vaø CAS khoâng bao giôø ñöôïc pheùp caû hai cuøng thaáp moät luùc, vì seõ bò laãn loän trong hoaït ñoäng cuûa vi maïch. Ñöôøng daây môû thao taùc ghi WE (write enable) coù taùc duïng xaùc ñònh loaïi thao taùc ñoïc hai ghi. Khi WE thaáp thì döõ lieäu treân ñöôøng Din seõ ñöôïc ghi vaøo ñòa chæ ñaõ ñöôïc choïn. Coøn khi WE cao thì döõ lieäu töø ñòa chæ ñaõ ñöôïc choïn seõ xuaát hieän treân ñöôøng daây Dout. Ngöôøi ta thöïc hieän “laøm töôi” baèng döõ lieäu ñoïc, döõ lieäu ghi hoaëc baèng thao taùc rieâng. Maïch ñieän ñieàu khieån vieäc “laøm töôi” phaûi choïn tuaàn töï töøng haøng caùc phaàn töû nhôù, cöù moãi haøng moät laàn, cho ñeán khi taát caû caùc haøng ñeàu ñöôïc “laøm töôi”. Ñoù laø phöông phaùp laøm töôi töøng ñôït. Trong quaù trìng ñoù, khoâng ñöôïc ñoïc hay ghi döõ lieäu vaøo boä nhôù cho ñeán khi naøo keát thuùc quaù trình. Moät caùch khaùc laø “laøm töôi” töøng haøng trong caùc ch kyø rôøi raïc vaø goïi laø laøm töôi theo chu kyø ñôn. Trong hình maïch ñieàu khieån “laøm töôi” seõ taùc ñoäng boä multiplexer chuyeån noái töø caùc ñöôøng daây ñòa chæ sang boä ñeám ñòa chæ haøng caàn phaûi laøm töôi. Khi soá ñeám ñòa chæ haøng ñaõ ñöôïc xaùc ñònh thì noù seõ cung caáp
  15. thoâng tin veà ñòa chæ (RA0 - RA6) ñeå chuyeån böôùc tuaàn töï theo töøng haøng trong ma traän nhôù. Khi boä ñeám naøy ñeám ñeán heát, töùc laø ñeán haøng cuoái cuøng trong daõy caùc phaàn töû nhôù thì chu kyø “laøm töôi” keát thuùc. Luùc ñoù boä multiplexer ñöôïc chuyeån noái trôû laïi vaøo caùc ñöôøng ñòa chæ, vaø caùc phaàn töû nhôù laïi quay veà laøm vieäc vôùi heä thoáng.

CÓ THỂ BẠN MUỐN DOWNLOAD

Đồng bộ tài khoản