Thiết kế hệ vi xử lý 8 bít ĐỀ TÀI THIẾT KẾ HỆ VI XỬ LÝ 8 BIT YÊU

Chia sẻ: Vo Kiem | Ngày: | Loại File: PDF | Số trang:39

1
271
lượt xem
169
download

Thiết kế hệ vi xử lý 8 bít ĐỀ TÀI THIẾT KẾ HỆ VI XỬ LÝ 8 BIT YÊU

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Thiết kế hệ vi xử lý 8 bít ĐỀ TÀI THIẾT KẾ HỆ VI XỬ LÝ 8 BIT YÊU CẦU Phần cứng : 1. Bộ vi xử lý 8 bit (8085, 89C51 ….) 2. Bộ nhớ chương trình ROM : 8KB từ địa chỉ 0000H 3. Bộ nhớ dữ liệu RAM 8kB có địa chỉ tuỳ chọn. 4. Cổng vào tương tự 8 kênh nhận tín hiệu nhiệt độ từ 0 – 10V tương ứng vói nhiệt độ từ 0 – 200 độ C. 5. Nhập dữ liệu vào từ bàn phím 16 phím 6. Khối hiển thị dữ liệu dùng màn hình...

Chủ đề:
Lưu

Nội dung Text: Thiết kế hệ vi xử lý 8 bít ĐỀ TÀI THIẾT KẾ HỆ VI XỬ LÝ 8 BIT YÊU

  1. Thiết kế hệ vi xử lý 8 bít ĐỀ TÀI THIẾT KẾ HỆ VI XỬ LÝ 8 BIT YÊU CẦU Phần cứng : 1. Bộ vi xử lý 8 bit (8085, 89C51 ….) 2. Bộ nhớ chương trình ROM : 8KB từ địa chỉ 0000H 3. Bộ nhớ dữ liệu RAM 8kB có địa chỉ tuỳ chọn. 4. Cổng vào tương tự 8 kênh nhận tín hiệu nhiệt độ từ 0 – 10V tương ứng vói nhiệt độ từ 0 – 200 độ C. 5. Nhập dữ liệu vào từ bàn phím 16 phím 6. Khối hiển thị dữ liệu dùng màn hình tinh thể lỏng LCD. Phần mềm : 1. Tín hiệu cho phép chạy và dừng chương trình.Tín hiệu dừng khẩn cấp. 2. Đọc tín hiệu từ 8 kênh đo lư trữ trong vùng nhớ RAM . 3. Sau mỗi lần đọc tính giá trị trung bình của nhiệt độ và gửi kết quả ra cổng hiển thị bằng LCD 4. Chương trinh dừng lại báo động bằng còi nếu xảy ra một số điều kiện sau: - Giá trị trung bình < hoặc > giá trị min hoặc max tương ứng cho trước.Các giá trị max & min này được đặt ở trong 2 ô nhớ RAM. - Có 4 kênh đo vượt quá hoặc nhỏ hơn giá trị giới hạn cho phép so với giá trị trung bình. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 1
  2. Thiết kế hệ vi xử lý 8 bít PHẦN I THIẾT KẾ MẠCH PHẦN CỨNG CHƯƠNG I định hướng thiết kế Thiết kế một hệ vi xử lý bao gồm cả việc thiết kế tổ chức phần cứng và viết phần mềm cho nền phần cứng mà ta thiết kế. Việc xem xét giữa tổ chức phần cứng và chương trình phần mềm cho một thiết kế là một vấn đề cần phải cân nhắc. Vì khi tổ chức phần cứng càng phức tạp, càng có nhiều chức năng hỗ trợ cho yêu cầu thiết kế thì phần mềm càng được giảm bớt và dễ dàng thực hiện nhưng lại đẩy cao giá thành chi phí cho phần cứng, cũng như chi phí bảo trì. Ngược lại với một phần cứng tối thiểu lại yêu cầu một chương trình phần mềm phức tạp hơn, hoàn thiện hơn; nhưng lại cho phép bảo trì hệ thống dễ dàng hơn cũng như việc phát triển tính năng của hệ thống từ đó có thể đưa ra giá cạnh tranh được. Từ yêu cầu và nhận định trên ta có những định hướng sơ bộ cho thiết kế như sau: 1. Chọn bộ vi xử lý: Từ yêu cầu dùng VXL 8 bit ta dự kiến dùng các chip vi điều khiển thuộc họ MCS-51 của Intel, mà cụ thể ở đây là dùng chip 89C51 vì những lý do sau: + AT89C51 thuộc họ MCS-51, là chip vi điều khiển 8 bít đơn chíp CMOS có hiệu suất cao, công suất nguồn tiêu thụ thấp và có 4 Kb bộ nhớ ROM Flash xoá được lập trình được. Chíp này được sản xuất dựa theo công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmael + AT89C51 có các đặc trưng chuẩn sau: 4Kb Flash, 128 byte RAM, 32 đường xuất nhập, bộ định thời / đếm 16 bit, một cấu trúc ngắn hai mức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song song công, mạch dao động và mạch dao động và mạch tạo xung trên chíp. Vì những lý do trên mà việc lựa chọn vi điều khiển 89C51 là một giải pháp hoàn toàn phù hợp cho thiết kế. 2. Tổ chức ngoại vi: + Xử lý tín hiệu vào ta dùng thiết bị chuyển đổi tương tự/ số (ADC) có 8 kênh vào tương tự kết nối với 8 tín hiệu đo nhiệt độ từ 0 ÷ 10V tương ứng với nhiệt độ từ 0o ÷ 200oC. + Xử lý việc hiển thị kết quả nhiệt độ trung bình ta dùng 3 LED 7 thanh để hiển thị tương ứng với các nhiệt độ trong dải 0 ÷ 2000C. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 2
  3. Thiết kế hệ vi xử lý 8 bít + Tín hiệu cho phép chạy được xử lý bằng cách dùng một nút ấn Reset hệ thống. + Tín hiệu báo động được xử lý bằng một còi báo động kết nối với một cổng bất kỳ phục vụ cho vào/ra. + Nếu có yêu cầu dùng các phím để định các mode hoạt động, cũng như đặt lại giá trị MAX và MIN thì bàn phím cũng phải được kết nối với các cổng giao tiếp vào/ra (ở đây yêu cầu dùng 8255). Tất cả các thiết bị phải được kết nối với nhau thông qua các bus cần thiết gồm bus dữ liệu, bus địa chỉ và bus điều khiển. Sơ đồ khối cho thiết kế phần cứng của hệ thống như sau: Address Bus VXL Khối vào 89C51 ROM RAM Mạch tương tự giao 8 kênh tiếp Khối 8255 hiển thị Data Bus Control Bus Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 3
  4. Thiết kế hệ vi xử lý 8 bít CHƯƠNG II NỘI DUNG THIẾT KẾ I. tổ chức phần cứng hệ VXL89C51. 1. Hệ vi xử lý AT89C51: 1.1 Sơ đồ chân hệ vi xử lý AT89C51: Port 0 Port 0 là port xuất nhập 8 bit hai chiều cực D hở. Port 0 còn được cấu hình làm bus địa chỉ ( byte thấp ) và bus dữ liệu đa hợp trong khi truy xuất bộ nhớ dữ liệu ngoài vcà bộ nhỡ chư[ng trình ngoài. Port 0 cũng nhận các byte mã trong khi lập trình cho Flash và các byte mã trong khi kiểm tra chương trình. Port 1 Port 1 là port xuất nhập 8 bít. Port 1 cũng là byte địa chỉ thấp trong thừi gian lập trình cho Flash và kiểm tra chương trình. Port 2 Port 2 là port xuất nhập 8 bit hai chiều. Port 2 tạo ra byte cao của địa chỉ trong thời gian tìm nạp lệnh từ bộ nhớ chương trình ngoài và trong thời gian truy xuất bộ nhớ dữ liệu ngoài sử dụng địa chỉ 16 bit Port 2 cũng nhận các địa chỉ cao và tín hiệu điều khiển trong thời gian lập trình cho Flash và kiểm tra chương trình. Port 3 Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 4
  5. Thiết kế hệ vi xử lý 8 bít Port 3 là port xuất nhập 8 bit hai chiều. Port 3 cũng còn được dùng làm chức năng khác của AT89C51 các chức năng được liệt kê như sau: Chân của port Chức năng P3.0 RxD ( ngõ vào của port nối tiếp ) P3.1 TxD ( ngõ ra của port nối tiếp ) P3.2 INT 0 ( ngõ và ngắt ngoài 0 ) P3.3 INT1 ( ngõ vào ngắn ngoài 1 ) P3.4 TO ( ngõ vào bên ngoài của bộ định thời 0 ) P3.5 T1 ( ngõ vào bên ngoài của bộ định thời 1 ) P3.6 RW ( điều khiển bộ nhớ dữ liệu ngoài ) P3.7 RD ( điều khiển đọc bộ nhớ dữ liệu ngoài ) Port 3 cũng nhận một vài tín hiệu điều khiển cho việc lập trình Flash và điều khiển chương trình. RST Ngõ vào reset. ALE/ PROG xung của ngõ ra cho phép chốt địa chỉ ALE cho phép chốt byte thấp của địa chỉ trong thời gian truy xuất bộ nhớ ngoài. Chân này cũng được dùng làm ngõ vào xung lập trình ( PROG ) trong thời gian lập trình Flash. PSEN Chân cho phép bộ nhớ chương trình ngoài , điều khiển truy xuất bộ nhớ chương trình ngoài. EA / Vpp Chân cho phép truy nhập bộ nhớ ngoài EA , phải được nối với GND để cho phép chíp vi điều khiển tìm nạp lệnh tờ các vị trí ô nhớ của bộ nhớ chương trình ngoài Chân EA nối với VCC để thực hiện chương trình bên trong chíp. còn nhận điện áp cho phép lập trình VPP trong thời gian lập EA / Vpp trình cho Flash , điện áp này cấp cho bộ phận có yêu cầu điện áp 12V XTAL1 Ngõ vào đến mạch khuyếch đại dảo của mạch dao động và ngõ đến mạch xung clock bên trong chíp. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 5
  6. Thiết kế hệ vi xử lý 8 bít XTAL2 Ngõ ra từ mạch khuyếch đại đảo của mạch dao động. 1.2 Tổ chức bộ nhớ: 1.2.1 Cấu trúc chung của bộ nhớ: Tất cả các vi điều khiển thuộc họ MCS-51 đều phân chia bộ nhớ thành hai vùng địa chỉ cho bộ nhớ dữ liệu và bộ nhớ chương trình. Sự phân chia logic giữa bộ nhớ dữ liệu và bộ nhớ chương trình cho phép truy nhập bộ nhớ dữ liệu bằng 8 bit địa chỉ giúp cho việc lưu trữ và thao tác dữ liệu nhanh hơn.Tuy nhiên, chúng ta có thể sử dụng địa chỉ bộ nhớ dữ liệu 16 bit thông qua thanh ghi DPTR. Bộ nhớ chương trình là loại bộ nhớ chỉ cho phép đọc, không cho phép ghi. Một số vi điều khiển được tích hợp sẵn bộ nhớ chương trình bên trong với dung lượng khoảng 4kbyte hay 8 kbyte, số còn lại phải sử dụng bộ chương trình mở rộng mà quá trình truy nhập được thực hiện thông qua sự điều khiển bằng tín hiệu PSEN (Progam Strobe Enable). Tuy nhiên, vi điều khiển 8051 cho phép ta sử dụng đến 64kbyte bộ nhớ chương trình bằng cách sử dụng cả bộ nhớ chương trình bên trong và bên ngoài. Bộ nhớ số liệu chiếm giữ vùng địa chỉ phân chia của bộ nhớ chương trình. Dung lượng của bộ nhớ dữ liệu có thể mở rộng lên tới 64 kbyte. Trong quá trình truy nhập bộ nhớ số liệu, CPU phát ra các tín hiệu đọc và tín hiệu viết số liệu thông qua các chân RD và WR. B Bộ nhớ Chương trình ộ nhớ FFFFH Bộ Bộ nhớ mở nhớ rộng FFH rộng |EA=0 |EA=1 Bộ nhớ Bộ nhớ ngoài trong 0000H 00H |PSEN |WR |RD Hình 2.3: Cấu trúc bộ nhớ của họ MCS-51. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 6
  7. Thiết kế hệ vi xử lý 8 bít Chúng ta có thể kết hợp bộ nhớ chương trình mở rộng với bộ nhớ số liệu mở rộng bằng cách cho hai tín hiệu RD và PSEN qua một cổng logic AND, lối ra của cổng AND này sẽ tạo tín hiệu đọc cho bộ nhớ mở rộng. 1.2.2 Bộ nhớ chương trình: Sau khi Reset, CPU bắt đầu thực hiện chương trình từ địa chỉ 0000H. Vùng đầu của bộ nhớ chương trình là vùng chứa các vector ngắt, mỗi ngắt được phân chia một vùng địa chỉ cố định trong trong bộ nhớ chương trình. Khi xuất hiện ngắt, CPU sẽ nhảy tới địa chỉ này, đây cũng là địa chỉ đầu của chương trình con phục vụ ngắt. Các vector ngắt cách nhau 8 byte, vì vậy nếu chương trình con phục vụ ngắt quá dài (>8 byte) thì tại vector ngắt ta phải đặt một lệnh nhảy không điều kiện tới vùng địa chỉ khác chứa chương trình con phục vụ ngắt. 1.2.3 Bộ nhớ số liệu: Phía bên phải của Hình 2.3 biểu diễn không gian bộ nhớ dữ liệu của MCS-51. Chúng ta có thể sử dụng tới 64 Kbyte bộ nhớ số liệu ngoại vi. Độ rộng bus địa chỉ của bộ nhớ số liệu ngoài có thể là 8 bit hoặc 16 bit. Bus địa chỉ rộng 8 bit thường được sử dụng để liên kết với một hoặc nhiều đường vào ra khác để định địa chỉ cho RAM theo trang. Trong trường hợp bus địa chỉ rộng 16 bit, cổng P2 sẽ phát ra 8 bit địa chỉ cao còn cổng P1 sẽ phát ra 8 bit địa chỉ thấp. Bằng cách này, ta có thể truy nhập trực tiếp lên bộ nhớ dữ liệu ngoài với độ lớn tối đa là 64 Kbyte. Bộ nhớ số liệu trong được chia ra làm 3 vùng: +128 byte cao. +128 byte thấp. +Vùng dành cho các thanh ghi chức năng đặc biệt (SFR). Địa chỉ của bộ nhớ số liệu trong luôn là 8 bit, và có thể quản lý được 256 byte bộ nhớ. 2. Tổ chức bộ nhớ (Memory Map): Từ cấu trúc của vi điều khiển 89C51 giới thiệu ở chương I và yêu cầu thiết kế ta tiến hành phân bổ các vùng nhớ như sau: Bộ nhớ chương trình 8K ROM chia làm hai vùng: ROM trong (On-chip) có địa chỉ vật lý: 0000H ÷ 0FFFH. Bộ nhớ dữ liệu được mở rộng thêm 8K RAM ngoài, với địa chỉ vật lý: 2000H ÷ 3FFFH. Mạch ghép nối vào/ ra sử dụng IC8255 với địa chỉ của từng cấu hình như sau: Địa chỉ cổng PA: 4000H Địa chỉ cổng PB: 4001H Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 7
  8. Thiết kế hệ vi xử lý 8 bít Địa chỉ cổng PC: 4002H Địa chỉ của từ điều khiển PSW: 4003H Địa chỉ của ADC08098 kênh vào tương tự: 6000H ÷ 6007H. 3. Khối hiển thị : Khối hiển thị gồm 8 LED 7 đoạn được tổ chức theo kiểu sáng luân phiên 2.5 ms một lần. LED sáng được chọn bởi 89C51 qua đường điều khiển từ cổng P0.0 -> P0.3. Dữ liệu được hiển thị dưới dạng mã 7 thanh cũng được 89C51 gửi tới LED qua đường data. Để phù hợp giữa số liệu đưa ra cổng của 8255 (ở dạng BCD) với số liệu hiển thị ra LED 7 đoạn, ta sử dụng mạch phần cứng. Vì vậy trong khối hiển thị ta sử dụng vi mạch SN7447 để giải mã số BCD ra mã 7 thanh và để điều khiển bộ đèn hiển thị. 4. Khối các thiết bị giao tiếp/ghép nối. Cổng vào ra tương tự/số dùng ADC0809. Số liệu vào tương tự từ 8 cảm biến nhiệt độ sẽ được kết nối vào 8 cổng vào của ADC, ADC được điều khiển bởi VXL89C51 thực hiện việc chuyển đổi số liệu sang dạng số và lưu trữ vào một vùng nào đó trong RAM trong. Cổng vào/ ra số dùng vi mạch PPI 8255 có khả năng lập trình thực hiện quá trình phối hợp trao đổi dữ liệu; cụ thể ở đây là số liệu vào giữa ADC với VXL và số liệu từ VXL ra LED. Giới thiệu linh kiện và tổ chức phối ghép. 1. Thiết kế bộ nhớ: Xem xét cấu trúc của 89C51 và yêu cầu cần 8K cho nhớ chương trình ta thiết kế thêm vùng nhớ chương trình dùng thêm 8Kb ROM đặt ở ngoài. Đối với yêu cầu cho nhớ dữ liệu, vì 89C51 đã có 128 bytes RAM trong và yêu cầu cần thiết kế bộ nhớ dữ liệu là 4Kb nên để dễ dàng cho thiết kế ta sử dụng thêm 8Kb RAM ngoài để mở rộng bộ nhớ dữ liệu cho hệ thống. Bộ nhớ ROM ngoài Thực ra thì ta có thể dùng bộ nhớ ROM ngoài là các chíp nhớ EPROM có dung lượng 4K hoặc 8K có bán trên thị trường để mở rộng bộ nhớ.Tuy nhiên, để cho đơn giản ta lựa chọn giải pháp là dùng bộ nhớ ROM 8k trên chíp vi điều khiển 89S51.Như vậy sẽ đơn giản hơn rất nhiều cho thiết kế mà vẫn phù hợp với nội dung phạm vi cho phép của chương trình. Bộ nhớ RAM ngoài Đối với RAM ngoài ta sử dụng loại SRAM vi mạch dùng trong thiết kế là 6264. Cũng có 13 đường địa chỉ 8 đường dữ liệu. Nó có địa chỉ 2000÷3FFF, địa chỉ này được chọn ra trong vùng địa chỉ của vi điều khiển bởi chân /CS2 của giải mã địa chỉ. Ngoài ra còn có đường chọn vỏ khác là /CS2 được nối tích cực và có hai đườngtín hiệu yêu cầu đọc viết là /OE, /WE . • Sơ đồ chân của RAM 6264: Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 8
  9. Thi kế hệ vi x lý 8 bít iết xử 2. Vi mạc ADC0809: ch Bộ B ADC 0 0809 là một thiết bị CM t MOS tích h với mộ bộ chuyể hợp ột ển đổi tương san số 8 bit, bộ chọn k i ng kênh và mật bộ logic đ khiển tương thích t điều h. Bộ chuyển đổ tương tự số này sử dụng phư ộ ổi ự ử ương pháp chuyển đổ xấp xỉ. B ổi Bộ chọ kênh có thể chọn r kênh cần chuyển đổ bằng 3 ch chọn đ chỉ. Thiết ọn ra n ổi hân địa bị n loại trừ khả năng cần thiết đ này ừ g điều chỉnh điểm zero bên ngoài và khả năn ng điề chỉnh tỉ s làm cho ADC đễ d ều số dàng giao ti với các bộ vi xử lý iếp ý. Các đặc điểm cơ b của AD 0809 c bản DC - Ngguồn nuôi đ ± 5 V, h suất cao. đơn hiệu - Dả tín hiệu lố vào tươn tự 5V kh nguồn n ải ối ng hi nuôi là +5V Có thể m V. mở rộng thang đo bằng cá giải pháp kỹ thuật cho từng m r ác áp mạch cụ thể ể. - Dễ dàng giao tiếp với vi xử lý vì đầu ra có b đệm 3 tr i đ bộ rạng thái nê ên có c thể ghép trực tiếp v kênh d liệu của hệ VXL. p vào dữ - Tổn sai số ch chỉnh ± ng hưa ±1/2LSB. - Thờ gian chu ời uyển đổi 10 μs . 00 - Tần số xung clock 10kH – 1028 kHz. n c Hz k - Đả bảo sai số tuyến tí trong dả nhiệt độ từ –400C ÷ 85OC. ảm ính ải a. a Bảng ch lý và sơ đồ chân c vi mạc ADC080 hân ơ của ch 09. A B C X 0 0 0 0 0 0 1 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 1 7 X X X (?) * ý nghĩ các chân: ĩa - IN – IN7 : 8 đầu vào tư N0 ương tự. - A,B : các tí hiệu chọn kênh. B,C ín - Các chân 2.1- c -2.7: là các đầu ra số. - AL cho phép chốt số li đầu vào LE p iệu o.
  10. Thiết kế hệ vi xử lý 8 bít - Start: xung cho phép bắt đầu chuyển đổi. - Clk:đầu vào xung clock - Ref(+): điện áp vào chuẩn +5v - Ref(-): điện áp vào chuẩn 0 - Vcc: nguồn cung cấp b. Cấu trúc bên trong của ADC 0809 Cấu trúc bên trong của ADC0809 được thể hiện ở hình vẽ dưới: Hoạt động chuyển đổi: Các bit địa chỉ ở lối vào A,B,C từ bộ giải mã địa chỉ sẽ chốt và xác định kênh đầu vào nào được chọn. Khi một kênh được chọn đồng thời yêu cầu START, ALE được tích cực, yêu cầu độ rộng xung START không nhỏ hơn 200ns. Giá trị điện áp cần được chuyển đổi sẽ được chốt lại ở cổng vào tương ứng xung Start bắt đầu chuyển đổi. Sau xung START khoảng 10μs đầu ra EOC (end of convert) lúc này xuống thấp thực sự bắt đầu quá trình chuyển đổi. Trong suốt quá trình chuyển đổi EOC luôn ở mức tích cực thấp, đồng thời đầu ra 3 trạng thái của ADC0809 bị thả nổi. Sau khoảng 100 μs, ADC0809 thực hiện việc chuyển đổi xong, dữ liệu đầu vào được đưa đến bộ đệm đầu ra ba trạng thái đồng thời chân tín hiệu EOC chuyển lên mức cao báo cho VXL biết để đọc kết quả vào. c. Ghép ADC0809 với VXL8051. + Các kênh vào Analog được nối vào các đầu vào tương ứng của ADC. Mỗi kênh đó có địa chỉ riêng do tổ hợp 3 bit địa chỉ A,B,C quy định. Các đầu vào địa chỉ này kết nối với đường địa chỉ A0A1A2 của Bus địa chỉ của hệ Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 10
  11. Thi kế hệ vi x lý 8 bít iết xử thố ống. Các đư ường địa c cao của hệ thống được dùng để tạo tí hiệu chọ chỉ a ín ọn chi (/CS) cho ADC080 ip 09. + Tín hi /CS đư đưa tới đầu vào của mạch O để khởi động AD iệu ược c OR i DC (St tart) khi có tín hiệu /W đồng t ó WR thời chốt địa chỉ (ALE) của kên hiện hàn nh nh có giá trị là giá trị 3 bit A,B,C. Tí hiệu /CS cũng đượ đưa tới đầu vào củ g t ín S ợc ủa mạ OR thứ hai để tạo tín hiệu O cùng vớ /RD nhằ chốt dữ liệu đã biế ạch ứ o OE ới ằm ến đổi xong ở đầ ra. i ầu + Vì khi biến đổi xong, ACD i x D0809 dùng tín hiệu ra chân EOC để báo ch g a C ho VX biết mã nhị phân tương ứng với mức c của tín hiệu đầu v đã đượ XL ã cao n vào ợc tạo ra. Vì vậy ta kết nối EOC với đ vào ngắ ngoài /IN của 80 o y đầu ắt NT1 051. - + 8 bit dữ liệu thường đ u được ghép ttrực tiếp vớ Bus dữ liệu hệ thốn ới ng vì v bản thân bộ đệm ra là 3 trạng thái, cũng có thể ghép qua 8255 n a 5. 3.Vi mạc giao tiếp song son PPI 825 ch p ng 55: Vi mạch 8255 là m vi mạch được sử dụng phổ b h một h biến để gia tiếp tron ao ng các hệ VXL 8 – 16 bit. Sử dụng 8 c 8255A làm cho việc t thiết kế để ghép nối b bộ VX với các thiết bị ng XL goại vi đơn giản đi nh n hiều, độ m mềm dẻo củ thiết kế s ủa sẽ tăn lên và linh kiện ph trợ đi kè cũng gi ng hụ èm iảm đi nhiề Do có khả năng lậ ều. k ập trìn được nê nó có th vừa dùn như cổn nhận số liệu cũng như xuất s nh ên hể ng ng số liệu tuỳ nội du của từ điều khiển mà người lập trình đ vào. u ung n đưa
  12. Thiết kế hệ vi xử lý 8 bít a. Sơ đồ chân và sơ đồ chức năng của 8255A. Sơ đồ chức năng và sơ đồ chân của 8255A được thể hiện dưới hình vẽ sau: PA 1 40 PA PA PA PA PA PA PA PA0 – PA7 RD WR\ D0 – D7 CS\ RESET GN D0 8255A A1 D1 A0 D2 PC7 8255A D3 RD\ PB0 – PB7 PC6 D4 WR\ PC5 D5 PC4 D6 RESET PC0 D7 PC1 Vc A0 PC2 PB7 PC3 PB6 A1 PC0 – PC7 PB0 PB5 CS\ PB1 PB4 PB2 20 21 PB3 Trong đó: Chân 1 ÷ 4, 37 ÷ 40 (PA0 – PA7): là các đường xuất nhập có tên là cổng A. Chân 18 ÷ 25 (PB0 – PB7): là các đường nhập xuất có tên cổng B. Chân 10 ÷ 13, 14 ÷ 17 (PB0 – PB7): là các đường nhập xuất có tên cổng C. Chân 27 ÷ 34 (D0 – D7): là các đường dữ liệu (data) hoạt động hai chiều, dẫn tín hiệu điều khiển từ vi xử lý ra các thiết bị bên ngoài đồng thời nhận các dữ liệu từ các thiết bị điều khiển bên ngoài vào vi xử lý. Chân 35 (Reset input): ngõ vào xóa, chân reset phải được nối với tín hiệu reset out của vi xử lý để không làm ảnh hướng đến mạch điều khiển. Khi reset, các cổng của 8255A là các ngõ vào, đồng thời tất cả các dữ liệu trên thanh ghi bên trong 8255A đều bị xóa, 8255A trở về trạng thái ban đầu săn sàng làm việc. Chân 6 (CS\): tín hiệu ngõ vào chip select (CS\) được điều khiển bởi vi xử lý, dùng để lựa chọn 8255A làm việc khi vi xử lý giao tiếp với nhiều thiết bị. Chân 5 (RD\): ngõ vào đọc dữ liệu (Read Input). Chân 36 (WR\) : ngõ vào ghi dữ liệu (Write Input). Chân 8,9 (A1, A0): ngõ vào địa chỉ (Address Input), dùng nhận địa chỉ vào để lựa chọn thanh ghi và các cổng. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 12
  13. Thiết kế hệ vi xử lý 8 bít • Bảng địa chỉ lựa chọn thanh ghi và các cổng: A1 A0 Cổng và thanh ghi 0 0 Cổng A 0 1 Cổng B 1 0 Cổng C 1 1 Thanh ghi điều khiển Chân 26 (Vcc) : nguồn 5 VDC. Chân 7 (GND) : GND 0 VDC. PA7 – PA0 Port A Điều khiển nhóm A PC7 – PC4 Port C (4 bit cao) Đệm D7 – D0 bus dữ Nhóm A liệu PC3 – PC0 Port C (4 bit thấp) Điều khiển nhóm B RD\ PB7 – PC0 Logic WR\ điều Port B CS\ khiển A0 ghi/đọc Nhóm B A1 b. Cấu trúc bên trong và hoạt động của 8255A. Sơ đồ khối cấu trúc bên trong của vi mạch 8255A. Hoạt động của vi mạch 8255A: Từ sơ đồ khối cấu trúc bên trong của vi mạch 8255A ta thấy các cổng của 8255A được chia thành 2 nhóm: Nhóm A gồm cổng A và 4 bit cao của cổng C. Nhóm B gồm cổng B và 4 bit thấp của cổng C. Cấu hình làm việc của 2 nhóm sẽ do nội dung của thanh ghi điều khiển quyết định. Vi mạch 8255 giao tiếp với vi xử lý thông qua các đường sau : Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 13
  14. Thiết kế hệ vi xử lý 8 bít - Đường dữ liệu: gồm 8 đường dữ liệu (D0 - D7). Mã lệnh, các dữ liệu đều được truyền đi trên đường này. - Đường địa chỉ: gồm 2 đường (A0 – A1) dùng để lựa chọn cổng hoặc thanh ghi điều khiển như đã trình bày ở trên. - Đường điều khiển: gồm các đường RD\, WR\, CS\, Reset dùng để điều khiển việc hoạt động của 8255A. Để sử dụng các cổng làm công cụ giao tiếp, người sử dụng phải gửi từ điều khiển ra thanh ghi điều khiển để 8255A định cấu hình làm việc cho các cổng đúng như yêu cầu của người lập trình. c. Từ điều khiển: Từ điều khiển là dữ liệu được gửi tới thanh ghi điều khiển (CWR) của 8255. Giá trị của từ điều khiển sẽ xác định cấu hình làm việc cho các cổng của 8255A, đó là việc lựa chọn chức năng nhập hay xuất của các cổng. Trong từ điều khiển có một bit để phân biệt hai chức năng điều khiển khác nhau là: + Định nghĩa chế độ các cửa (bit D7 của từ điều kiển là 1). + Lập/xoá các bit của Port C (bit D7của từ điều khiển là 0). • Định nghĩa chế độ các cổng Khi D7 =1, 8255A sẽ sử dụng thông tin trong CWR để định nghĩa chế độ các cửa. Nội dung của CWR xác định chức năng của 24 đường ghép nối với thiết bị ngoại vi. Phần mềm của hệ thống sẽ định nghĩa chế độ của PA, PB một cách độc lập; còn PC có thể được định nghĩa độc lập hay chia làm hai phụ thuộc vào chế độ của PA và PB. 1 D6 D5 D4 D3 D2 D1 D0 Nhóm A Nhóm B Mode select PCL (4 bit thấp) 00 = mode 0 1 = Input 01 = mode 1 0 = Output 1x = mode 2 PB Cổng A 1 = Input 1 = Input 0 = Output 0 = Output Mode select PCH (4 bit cao) 1 = mode 0 1=Input 0 = mode 1 0=Output Trong chế độ này có thể có 3 chế độ làm việc khác nhau tuỳ thuộc vào nội dung của hai bit D6D5, cụ thể là: Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 14
  15. Thiết kế hệ vi xử lý 8 bít + Chế độ 0(Vào ra cơ sở): D6D5 = 00,ở chế độ này 8255A cho khả năng xuất/nhập dữ liệu đơn giản qua cả 3 cổng A, B, C một cách độc lập. + Chế độ 1 : D6D5 =01, đây là chế độ vào ra có chốt (Strobe), nghĩa là có sự đối thoại giữa ngoại vi và hệ VXL thông qua các bit của cổng C. Trong chế độ này, với nhóm A. thì PA dùng để trao đổi số liệu và nửa cao của PC (PC4 ÷ PC7) để đối thoại giữa ngoại vi và VXL. Còn ở nhóm B thì PB dùng để trao đổi số liệu và PCL để đối thoại. + Chế độ 2: D6D5 =1x. Cổng A dùng vào/ra hai chiều, các bit PC3 ÷ PC7 dùng làm tín hiệu đối thoại. Cổng PB có thể làm việc như ở chế độ 1. • Lập/xoá bit: Nếu D7=0 thì CWR là lệnh để lập/xoá bit của Port C. Lệnh này cho phép lập/xoá bất kỳ bit nào của C một cách độc lập. 0 D6 D5 D4 D3 D2 D1 D0 1: Lập 0: Xoá Không dùng=000 Cửa C D3 D2 D1 bit 0 0 0 0 bit 1 0 0 1 bit 2 0 1 0 bit 3 0 1 1 bit 4 1 0 0 bit 5 1 0 1 bit 6 1 1 0 bit 7 1 1 1 d. Ghép nối 8255A với VXL8051. + Với hệ thống đơn giản có thể phối ghép trực tiếp 8255A với VXL. Đầu vào /CS được nối vào một trong các /CSi của giải mã địa chỉ 74LS138 (sẽ đề cập sau). + Các tín hiệu /RD, /WR của 8255 cũng được kết nối tương ứng với các tín hiệu điều khiển việc xuất/nhập dữ liệu của 8051. + Đầu vào Reset (chân 35) có thể kết nối với chân Reset của 8051 nếu muốn 8255A cùng Reset với hệ thống khi ấn nút reset hoặc có thể để ở mức tích cực thấp. + Hai tín hiệu vào địa chỉ A1A0 được nối trực tiếp vào Bus địa chỉ hệ thống. A1A0 được giải mã bên trong mạch 8255A để chọn các cửa vào/ra A, B, C và CWR như đã đề cập ở trên. + Các chân số liệu của 8255 có thể kết nối trực tiếp vào Bus số liệu của hệ thống mà không cần đệm 3 trạng thái, vì bản thân các cổng P0 của 8051 Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 15
  16. Thi kế hệ vi x lý 8 bít iết xử đều có đệm 3 trạng thái rồi. u e. Ghép nối 8255A với thiết b ngoại vi: A bị : Phần gh nối với thiết bị n hép i ngoại vi của 8255A th a hông qua 2 đường s 24 số liệu và điều k u khiển ở cá cổng A, B, C. Các đường gh nối này được địn ác c hép y nh ngh bằng chương trìn như giới thiệu ở tr hĩa nh i rên. Bằng cách chọn chế độ làm m việ thích hợp và chính xác vi mạ 8255A có thể đáp ứng được những nh ệc p h ạch p c hu cầu ghép nối tinh vi. u Đệm AD0-AD7 BUS D0-D7 S/L P1 74245 PA A A0 P2 A1 A14 Chốt Giải 8051 A15 Đ/C mã CS 8255A 8 PB B Thấp đ/c 74373 (3/8) ALE/P PC C P3.0÷P3. (P3.7) RD RD (P3.6 WR WR 4. Thiết k khối hiể thị: kế ển Ở đây ta dùng kh hiển thị là dùng kh hiển thị tinh thể lỏ LCD: hối ị hối ị ỏng Kh hiển thị này có ưu điểm là: hối - Màn h hình đang dần có giá thành hạ - Khả năng hiển thị số, ký tự và đồ họa tốt hơn nh so với đèn LED. n t ự a hiều - Sử dụng thêm bộ điều kh d hiển làm tư LCD v như vậy giải phón ươi và y ng CP khỏi côn việc này .Còn đối v LED lu cần CP hoặc bằ cách nà PU ng y với uôn PU ằng ào đó để duy trì v hiển th dữ liệu. việc hị - Dễ dà lập trìn các kí tự ,đồ họa. àng nh ự Ch năng cá chân củ LCD hức ác ủa VCC : chân nối n nguồn 5V VSS : chân đất
  17. Thiết kế hệ vi xử lý 8 bít VEE : chân điều khiển độ tương phản của LCD. RS : chân này dùng để chọn thanh ghi.Nếu RS=0 thì thanh ghi mã lệnh được chọn còn nếu RS=1 thì thanh ghi dữ liệu được chọn và cho phép người dùng gửi dữ liệu hiển thị lên LCD R/W : chân vào đọc ghi cho phép người dùng đọc/ghi thông tin từ /lên LCD R/W=0 thì đọc, còn R/W=0 thì là ghi lên LCD. E : chân cho phép được LCD sử dụng để chốt thông tin hiện có trên chân dữ liệu .Khi dữ liệu được cấp đến thì một xung cao xuống thấp được áp đến chân E để LCD chốt dữ liệu trên chân dữ liệu.Xung này phải rộng tối thiểu là 450ns. D0-D7 : Đây là 8 chân dữ liệu trên 8 bít ,được dùng để gửi thông tin lên LCD hoặc đọc nội dung của các thanh ghi trong LCD. Ta có thể gửi các mã lệnh đến để điều khiển hiển thị trên LCD ,các mã lệnh này được cho trong tài liệu kỹ thuật của LCD. Trong hệ thống ,khi ghép nối thì các chân của LCD có thể ghép qua 8051 hoặc có thể ghép qua các chân của cổng giao tiếp 8255 tùy theo sở thích của người sử dụng. Bài tập dài: Thiết kế hệ Vi xử lý 8 bít 17
  18. Thi kế hệ vi x lý 8 bít iết xử 5.Khối và dữ liệu: ào : Khối và dữ liệu m ta sử dụ đó là bàn phím s 16 phím được dùn ào mà ụng b số m ng rộn rãi.Nguy tắc ho động củ bàn phí thực ch là nguy tắc hoạt ng yên oạt ủa ím hất yên độn của ma trận phím .Chương tr ng rình để chạ bàn phím là chươn trình dùn ạy m ng ng thu toán "bẫ phím " n uật ẫy nghĩa là liên tục quét h n hàng của b phím ,đ bàn đồng thời kh hi phá hiện có phím nhấn ,cột tương ứng =0 th bộ Vi xử lý của ta h át p g hì ử hoàn toàn c có thể xác định đ ể được hàng và cột của phím được ấn và từ đ cho mã c phím. c đó của 6. Các vi mạch phụ trợ khác ụ c: a. Mạch giải mã 7 h 74LS138: Nó bao g gồm 14 châ trong đó: ân, Y0 ÷ Y7 là các đư 7 ường ra địa chỉ, tích cự ực ở m thấp. mức A,B,C là 3 đường địa chỉ và à ào, tích cự ực cao o. E1, E2 là các đầu v cho ph làm viê l vào hép êc, tích cực ở mứ thấp. h ức E3 là các đầu và cho phé làm viê ào ép êc, tích cực ở mứ cao. h ức Ta có bả chân ch năng c 74LS13 như sau: ảng hức của 38 :
  19. Thi kế hệ vi x lý 8 bít iết xử C B A /E1 /E E1 /Y E2 Y0 /Y1 /Y2 /Y3 3 /Y4 /Y5 / /Y6 /Y7 X X X 1 X X 1 1 1 1 1 1 1 1 X X X X 1 X 1 1 1 1 1 1 1 1 X X X X X 0 1 1 1 1 1 1` 1 1 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 0 0 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 b. Vi mạch ch 74LS3 hốt 373: Đây là mmạch có tá dụng chố lại số liệ ở đầu ác ốt ệu vào khi có tín hiệu tích cực, đầu r sẽ không bị biến o n ra g đổi khi tín hiệu đầu vào đã mất. N chỉ thay đổi khi i o Nó y tín hiệu chốt t cực trở lại. Bên n tích ở ngoài vỏ cũ có tín ũng hiệ /OE cho phép hoạ động. Kh có yêu cầu chốt ệu o ạt hi châ LE sẽ đư tích cự ân ược ực. Trong gh nối với 89C51: hép i + Chân /OE (số 1 của 74LS n 1) S373 được nối đất. + Chân LE(số 11 của 74L n 1) LS373 được nối với c châ ALE (số 30) của 89 ân ố 9C51.
  20. Thiết kế hệ vi x lý 8 bít i xử III.Sơ đồ thiết kế ch tiết. t hi

CÓ THỂ BẠN MUỐN DOWNLOAD

Đồng bộ tài khoản