Thiết kế luận lý . chương 3

Chia sẻ: Nguyen Thi Ngoc Hoa | Ngày: | Loại File: PDF | Số trang:19

0
67
lượt xem
11
download

Thiết kế luận lý . chương 3

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'thiết kế luận lý . chương 3', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:
Lưu

Nội dung Text: Thiết kế luận lý . chương 3

  1. Khoa CNTT Boä moân Kyõ thuaät Maùy tính Phaïm Töôøng Haûi Ñoaøn Minh Vöõng Phan Ñình Theá Duy
  2. Tài liệu tham khảo “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 “Digital Design”, 3rd Edition, J.F. Wakerly, Prentice Hall, 2001 “Digital Systems”, 5th Edition, R.J. Tocci, Prentice Hall, 1991 Logic Design 1 - Chapter 3 2
  3. Chương 3. Logic Design 1 - Chapter 3 3
  4. Danh sách Minterm & Maxterm Decimal Code xyz f Minterm (m) Maxterm (M) 0 000 0 x’y’z’ x+y+z 1 001 1 x’y’z x + y + z’ 2 010 0 x’yz’ x + y’ + z 3 011 1 x’yz x + y’ + z’ 4 100 1 xy’z’ x’ + y + z 5 101 0 xy’z x’ + y + z’ 6 110 1 xyz’ x’ + y’ + z 7 111 0 xyz x’ + y’ + z’ Logic Design 1 - Chapter 3 4
  5. Bìa luận lý A 0 1 BA 0 00 01 00 01 11 10 B 1 10 11 00 0000 0001 0011 0010 A 01 0 1 0100 0101 0111 0110 DC 00 000 001 11 1100 1101 1111 1110 CB 01 010 011 10 1000 1001 1011 1010 11 110 111 10 100 101 Logic Design 1 - Chapter 3 5
  6. Bìa luận lý… f(A,B,C,D) = ∑(0,2,3,4,8,9,10,14) f(A,B,C,D) = ∏(0,2,3,4,8,9,10,14) = m0 + m 2 + m 3 + m 4 + = M0 . M 2 . M 3 . M4 . m8 + m9 + m10 + m14 M8 . M9 . M10 . M14 BA BA 00 01 11 10 00 01 11 10 00 1 0 0 1 00 0 1 1 0 DC 01 1 1 0 0 DC 01 0 0 1 1 11 0 0 0 1 11 1 1 1 0 10 1 1 0 1 10 0 0 1 0 Logic Design 1 - Chapter 3 6
  7. Tối thiểu các hàm chuyển mạch Biểu thức tối giản và biểu thức tối thiểu Prime implicant Biểu thức tối thiểu dạng s-o-p Biểu thức tối thiểu dạng p-o-s Hiện thực theo 2 lớp Logic Design 1 - Chapter 3 7
  8. Hiện thực theo 2 lớp Việc hiện thực các biểu thức luận lý thông qua các cổng • Tối thiểu hóa hàm sau luận lý là hoàn toàn khả thi f(A,B,C,D) = ∑(0,2,3,4,8,9,10,14) Hiện thực theo AND-OR • Phù hợp với các biểu thức Kết quả: dạng s-o-p f(A,B,C,D) = D’ B’ A’ + D’ C’ B + D C’ B’ + D B A’ BA 00 01 11 10 00 D 1 1 1 C 01 1 f DC 11 1 10 B 1 1 1 A Logic Design 1 - Chapter 3 8
  9. Hiện thực theo 2 lớp ... Hiện thực theo NAND • Tập phổ biến {NAND} D C • Chỉ cần 1 loại cổng luận lý f Hiện thực theo OR-AND B • Tập phổ biến {NOT, AND, OR} A • Phù hợp với các biểu thức dạng p-o-s w • Xét biểu thức: z’ f(x,y,z,w) = (w + z’) (x + y + z) x f (w’ + x’ + y’ + z) y x’ y’ w’ z Logic Design 1 - Chapter 3 9
  10. Hiện thực các biểu thức luận lý Có thể biểu diễn 1 hàm chuyển mạch bằng nhiều biểu thức luận lý khác nhau, có biểu thức đơn giản, có biểu thức phức tạp Có nhiều các khác nhau để thực hiện (mạch số) cùng 1 hàm chuyển mạch Đánh giá một mạch số bởi nhiều chỉ tiêu khác nhau • Giá thành/công suất tiêu tốn tỉ lệ với số lượng các cổng luận lý • Diện tích dành cho các đường kết nối giữa ngõ vào và ngõ ra của các cổng luận lý • Số lượng kết nối fan-in thời gian trễ Xét hàm chuyển mạch: f(w,x,y,z) = (y + z) (w x + w’ x’) Logic Design 1 - Chapter 3 10
  11. Hiện thực các biểu thức luận lý … Trường hợp (a) Trường hợp (b) f(w,x,y,z) = (y + z) (w x + w’ x’) f (w,x,y,z) = (y + z) (w x + w’ x’) = y (w x + w’ x’) + z (w x + w’ x’) w x y w x w’ f x’ f w’ x’ z y z Logic Design 1 - Chapter 3 11
  12. Hiện thực các biểu thức luận lý … Trường hợp (c) Trường hợp (d) f(w,x,y,z) = (y + z) (w x + w’ x’) f(w,x,y,z) = (y + z) (w x + w’ x’) = w x (y + z) + w’ x’ (y + z) = w x y + w’ x’ y + w x z + w’ x’ z w w x x y y y+z f w’ z x’ w’ y f x’ w x z w’ x’ z Logic Design 1 - Chapter 3 12
  13. Hiện thực các biểu thức luận lý … Trường hợp (e) f(w,x,y,z) = (y + z) (w x + w’ x’) = w x y + w’ x’ y + w x z + w’ x’ z = w z y x + w z’ y x + w’ z y x’ + w z’ y x’ + w z y x + w z y’ x + w’ z y x’ + w’ z y’ x’ = m15 + m11 + m6 + m10 + m13 + m4 Trường hợp (f) f(w,x,y,z) = (y + z) (w x + w’ x’) = (y + z) (w w’ + w x + w’ x’ + x x’) y z = (y + z) ( w’ (w + x’) + x (w’+ x’) ) w’ f x = (y + z) (w’ + x) (w + x’) w x’ Kết luận ? Logic Design 1 - Chapter 3 13
  14. Giản đồ thời gian Các phương pháp biểu diễn Giản đồ thời gian của cổng AND đã học chỉ có thể biểu diễn trạng thái tĩnh của mạch số Vẽ ra dạng tín hiệu như 1 hàm của thời gian giản đồ thời gian (timing waveform) Giản đồ thời gian diễn tả các chuyển mức (transition) của tín hiệu đầu vào / đầu ra Khi thời gian trễ của tín hiệu Tín hiệu khi đi qua cổng phải không đồng nhất chịu 1 thời gian trễ nhất định sự không đồng nhất về thời gian trễ của các cổng có thể sinh ra các lỗi thời gian (timing hazard): các gai (glitch) Logic Design 1 - Chapter 3 14
  15. Hàm đặc tả không đầy đủ Có những hàm trong đó một vài tổ hợp của các biến sẽ không bao giờ được xảy ra • Đối với những tổ hợp trên, phải gán giá trị nào cho hàm ? • Câu trả lời là “we don’t care” trạng thái tùy định (don’t care) Những hàm trên được gọi là hàm đặc tả không đầy đủ • Biểu diễn bằng biểu thức đại số: f = ∑ (danh sách tổ hợp) + ∑ d(danh sách tổ hợp tùy định) • Biểu diễn bằng bìa luận lý: × • Có thể gán trị hàm cho các tổ hợp tùy định là 0 hay là 1 theo hướng dễ tối thiểu hóa hàm chuyển mạch Logic Design 1 - Chapter 3 15
  16. Hàm đặc tả không đầy đủ … Cho hàm đặc tả không đầy đủ sau: f(w,x,y,z) = ∑ (0, 3, 7, 8, 11, 13, 15) + ∑ d(2, 9) Xây dựng bìa Karnaugh (bìa luận lý) xw Tối thiểu hóa hàm 00 01 11 10 f(w,x,y,z) = y’ x’ w’ + z w + x w 00 1 1 × 01 1 zy 11 1 1 10 1 × 1 Logic Design 1 - Chapter 3 16
  17. Mạch nhiều ngõ ra Trong thực tế, các mạch số thường có nhiều ngõ ra phụ thuộc vào cùng một tập hợp các ngõ vào • Xử lý mỗi ngõ ra như 1 hàm chuyển mạch độc lập • Lưu ý tái sử dụng các phần mạch giống nhau giữa các hàm Thí dụ • Thiết kế mạch với 2 ngõ ra f1 và f2 cho dưới đây f1(a,b,c) = ∑ (0, 1, 3) và f2(a,b,c) = ∑ (0, 1, 5) Logic Design 1 - Chapter 3 17
  18. Thí dụ Mạch so sánh 1 bit ? x G E y L Mạch so sánh 2 bit ? y1 x0 x0 E0 x1 G G x1 y0 E E1 E x1 E1 x0 y0 y1 L y0 y1 x1 y1 L Mạch so sánh 4 bit ? E1 y0 x0 Logic Design 1 - Chapter 3 18
  19. Bài tập Problem 3.1 Problem 3.2 Problem 3.5 Problem 3.6 Problem 3.7 Problem 3.14 Problem 3.16 Thầy Phan Đình Thế Duy duypdt@cse.hcmut.edu.vn Logic Design 1 - Chapter 3 19
Đồng bộ tài khoản