Thiết kế mạch quang báo dùng KIT VXL, chương 2

Chia sẻ: Nguyen Van Dau | Ngày: | Loại File: PDF | Số trang:10

0
137
lượt xem
79
download

Thiết kế mạch quang báo dùng KIT VXL, chương 2

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Vi xử lí 8 bit là sự cải tiến của vi xử lí 4 bit. Các vi xử lí này ra đời vào thập niên 70, có rất nhiều hãng chế tạo ra vi xử lí 8 bit như Intel, Motolả, Zilog… Các vi xử lí của Intel luôn bắt đầu từ các con số 80XX, được tính từ vi xử lí 8 bit trở về sau như 8085, 8086, 80186... Bảng sau đây sẽ liệt kê một số vi xử lí của hãng Intel: Tên 4040 8088 8080 8085 8086 8088 80186 80188 80286 80386 80386SX 80486 ...

Chủ đề:
Lưu

Nội dung Text: Thiết kế mạch quang báo dùng KIT VXL, chương 2

  1. Chương 2: CAÁU TRUÙC PHAÀN CÖÙNG VI XÖÛ LÍ 8085A 1 . GIÔÙI THIEÄU CHUNG a .Caùc hoï vi xöû lí 8 bit: Vi xöû lí 8 bit laø söï caûi tieán cuûa vi xöû lí 4 bit. Caùc vi xöû lí naøy ra ñôøi vaøo thaäp nieân 70, coù raát nhieàu haõng cheá taïo ra vi xöû lí 8 bit nhö Intel, Motorola, Zilog… Caùc vi xöû lí cuûa Intel luoân baét ñaàu töø caùc con soá 80XX, ñöôïc tính töø vi xöû lí 8 bit trôû veà sau nhö 8085, 8086, 80186... Baûng sau ñaây seõ lieät keâ moät soá vi xöû lí cuûa haõng Intel:
  2. Teân Naêm Chieàu daøi Bus döõ lieäu Boä thanh ghi nhôù 4040 1971 4 4 1K 8088 1972 8 8 16K 8080 1974 8 8 64K 8085 1974 8 8 64K 8086 1978 16 16 1M 8088 1980 16 8 1M 80186 1982 16 16 1M 80188 1982 16 16 1M 80286 1982 16 16 16M 80386 1985 32 32 70T 80386SX 1988 32 16 70T 80486 1989 32 32 70T Chuù yù : K = Kilo(210) , M = Mega(220) , T = Tera(240) b .Caùc ñaëc tính cô baûn cuûa Vi xöû lí 8085A: Vi xöû lí 8085A laø moät vi xöû lí bit keânh N coù caùc ñaëc tính sau:  Nguoàn nuoâi 5v  10% ; I max = 170 mA.  Taàn soá xung ñoàng hoà 6 Mhz.  Maïch taïo xung ñoà ng hoà ñöôïc tích hôïp, coù theå duøng thaïch anh, RC hoaëc LC raùp theâm beân ngoaøi.  Chöùc naêng ñieàu khieån heä thoáng ñöôï c tích hôïp treân maïc h.  Coù 4 vectô ngaét: Trong ñoù coù moät yeâu caàu ngaét khoâng che ñöôïc (Non-markable interrupt) vaø moät tích hôïp vôùi 8080A  Coù coång I/O noái tieáp .  Phaàn meàm töông thích 100% vôùi 8080A.  Thöïc hieän ñöôïc caùc pheùp tính soá hoïc: Thaäp phaân, nhò phaân vaø soá 16 bit.
  3.  Ñònh ñòa chæ tröïc tieáp 64 Kbyte oâ nhôù. Hoï 8085 cuûa haõng Intel laø moät saûn phaåm môùi coù taäp leänh töông thích 100% vôùi hoï 8080A vaø ñöôïc thieát keá nhaèm taêng toác ñoä laøm vieäc cuûa heä thoáng duøng 8080 tröôùc ñaây, nhôø maät ñoä tích hôïp cao cuûa vi maïch cho pheùp giaûm tôùi möùc toái thieåu soá löôïng linh kieän. Trong maïch coøn 3 IC cô baûn: 8085(CPU); 8155(RAM) vaø 8355/8755 (ROM/PROM), 8085 coøn keát hôïp taát caû caùc tính naêng cuûa vi maïch taïo xung ñoàng hoà 8224 vaø vi maïch ñieàu khieån heä thoáng 8228. Vi xöû lí 8085 coù caáu taïo Bus döõ lieäu ña loä, ñòa chæ ñöôïc taùch ra töø 8 bit chung ñòa chæ/döõ lieäu, choát ñòa chæ beân trong cuûa vi maïch nhôù 8155/8355/8755 cho pheùp gheùp tröïc tieáp vôùi 8085. 2 . CAÁU TRUÙC PHAÀN CÖÙNG 8085: a . Sô ñoà chaân: X1 Vcc X2 HOLD RESET HLDA SOD CLK OUT SID RESET IN TRAP READY RST 7.5 IO/M\ RST 6.5 S1 RST 5.5 RD\ INTR WR\ INTA\ ALE AD0 S0 AD1 A15 AD2 A14 AD3 A13 AD4 A12 AD5 A11 AD6 A10 AD7 A9 VSS A8 Hình 2 .1: Sô ñoà chaân cuûa Vi xöû lí 8085 b . Chöùc naêng, daïng tín hieäu, traïng thaùi caùc chaân cuûa vi xöû lí 8085 ñöôïc lieät keâ ôû baûng sau: Chaân Kyù hieäu In/Out YÙ nghóa 3 state
  4. 1,2 X 1 , X2 I X1, X2: laø hai ngoõ vaøo ñaët thaïch anh, maïch RC, LC ñeå xaùc ñònh taàn soá xung ñoàng hoà, coù theå ñöa xung dao ñoäng ngoaøi vaøo X1 thay cho thaïch anh. 3 RESET O Tín hieäu ñoàng boä xung ñoàng hoà cho OUT bieát CPU ñang trong traïng thaùi Reset, coù theå duøng ñeå ñaët laïi heä thoáng. 4 SOD O Serial output data: Döõ lieäu ra noái tieáp ñöôïc ñieàu khieån bôûi leänh SIM. 5 SID I Serial input data: Ngoõ vaøo noái tieáp ñöôïc ñaët vaøo bit 7 cuûa boä tích luõy khi thi haønh chæ thò RIM. 6 TRAP I Tín hieäu yeâu caàu ngaét khoâng ngaên ñöôïc, noù ñöôïc nhaän daïng cuøng luùc nhö INTR vaø coù möùc öu tieân cao nhaát trong caùc yeâu caàu ngaét. 7,8,9 INTR I Interrupt request: Ñöôïc duøng nhö moät ngaét coâng duïng chung, ngaét chæ ñöôïc laáy maãu trong suoát chu kì xung ñoàng hoà cuoái cuøng cuûa chæ thò. Khi ngaét taùc ñoäng ñeán boä ñeám chöông trình seõ khoâng taêng noäi dung vaø tín hieäu INTA\ seõ ñöôïc taïo ra trong suoát chu kì leänh Restart hoaëc CALL coù theå ñöôïc cheøn vaøo ñeå nhaûy ñeán chöông trình phuïc vuï ngaét, INTR ñöôïc cho pheùp vaø ngaên baèng phaàn meàm. Ngaét naøy maát hieäu löïc khi
  5. reset vaø ñöôïc chaáp nhaän töùc thôøi sau moät ngaét khaùc. 11 INTA\ O Interrupt acknowledge: Ñöôïc duøng thay cho RD\ trong chu kì leänh sau khi moät INTR chaáp nhaän, tín hieäu naøy coù theå ñöôïc duøng ñeå taùc ñoäng vi xöû lí ngaét 8259 hoaëc caùc coång ngaét khaùc. 19-12 AD7-AD0 0-3 Address/Data: Bus ña loä ñòa chæ byte thaáp ñòa chæ cuûa boä nhôù hoaëc coång I/O trong khoaûng thôøi gian chu kì xung ñoàng hoà ñaàu tieân vaø laø 8 bit döõ lieäu trong khoaûng chu kì ñoàng hoà thöù hai vaø thöù ba, caùc chaân naøy ôû traïng thaùi Z cao trong cheá ñoä HOLD vaø HALT. 20 Vss Ground. 21-28 A15-A8 0-3 Byte cao ñòa chæ cuûa boä nhôù 8 bit, caùc chaân naøy ôû traïng thaùi Z cao trong caùc cheá ñoä HOLD vaø HALT. 30 ALE 0-3 Address latch enable : Ngoõ ra choát ñòa chæ ôû möùc cao trong khoaûng thôøi gian chu kì ñoàng hoà ñaàu tieân (luùc naøy caùc chaân AD0-AD7 laø byte thaáp ñòa chæ), cho pheùp ñòa chæ ñöôïc ñöa vaøo choát ñòa chæ treân maïch ngoaïi vi, caùc chaân naøy ñöôïc treo leân traïng thaùi Z cao trong cheá ñoä HOLD vaø HALT. 31 WR\ 0-3 Write :Döõ lieäu treân bus döõ lieäu ñang ñöôïc ghi vaøo boä nhôù hoaëc coång I/O,
  6. döõ lieäu ñöôïc thieát laäp laïi taïi caïnh xuoáng cuûa xung WR\, chaân naøy treo leân traïng thaùi Z cao ôû cheá ñoä HOLD vaø HALT 32 RD\ 0-3 Read: Döõ lieäu ñöôïc ñoïc töø boä nhôù hoaëc coång I/O vaø truyeàn treân bus döõ lieäu, ôû traïng thaùi Z cao trong cheá ñoä HOLD vaø HALT. 29,33,3 S0,S1, 0-3 Ba bit naøy cho bieát traïng thaùi chu kì 4, IO/M\ maùy. 35 READY I Neáu chaân Ready ôû möùc cao trong suoát chu kì ñoïc hoaëc ghi coù nghóa laø boä nhôù hoaëc thieát bò ngoaïi vi ñaõ saün saøng ñeå gôûi hoaëc nhaän döõ lieäu. Khi Ready ôû möùc thaáp CPU seõ chôø tröôùc khi hoaøn taát chu kì ñoïc/ghi. 36 RESET IN I Tín hieäu vaøo ñaët boä ñeám chöông trình veà khoâng, xoùa côø cho pheùp ngaét vaø FF HOLDA, caùc côø vaø caùc thanh ghi khaùc khoâng aûnh höôûng (ngoaïi tröø thanh ghi chæ thò), CPU seõ duy trì traïng thaùi reset khi chaân naøy ôû möùc thaáp. 37 CLK O Ngoõ ra ñoàng hoà coù taàn soá baèng phaân nöûa taàn soá dao ñoäng taïi X1 39 HOLD I Moät linh kieän taùc ñoäng naøo ñoù duøng tín hieäu naøy ñeå yeâu caàu CPU nhöôøng quyeàn söû duïng bus ñòa chæ vaø döõ lieäu , khi nhaän ñöôïc yeâu caàu naøy CPU seõ nhöôøng bus ngay sau khi hoaøn taát chu
  7. kì maùy hieän haønh . CPU chæ coù theå chieám laïi bus khi khoâng coøn tín hieäu HOLD , khi chaáp nhaän leänh HOLD cuûa caùc ñöôøng ñòa chæ , döõ lieäu , RD\ , WR\ , IO/M\ vaø ALE ñöôïc treo leân traïng thaùi Z cao . 38 HLDA O Hold acknowledge : Tín hieäu ra cho bieát CPU ñaõ chaáp nhaän yeâu caàu HOLD vaø noù seõ nhöôøng bus trong chu kì ñoàng hoà keá tieáp , HOLDA veà möùc thaáp khi khoâng coøn yeâu caàu HOLD , CPU chieám laïi bus trong voøng nöõa chu kì ñoàng hoà sau khi HOLDA ôû möùc thaáp 40 Vcc Power : Nguoàn cung caáp +5V c . Giaûn ñoà thôøi gian cuûa chu kì bus Hình 1.2 : Giaûn ñoà cuûa chu kì ñoïc Moãi chu kì bus töông ñöông vôùi chu kì maùy. Moái lieân heä
  8. thôøi gian cuûa caùc tín hieäu luoân khaùc nhau ñoái vôùi moãi loaïi chu kì maùy. 8085 coù 4 loaïi chu kì maùy: chu kì READ, chu kì WRITE, chu kì INTERRUPT ACKNOWLEDGE vaø chu kì DMA. Ñoái vôùi chu kì ñoïc, coù 3 söï thay ñoåi: ñoïc boä nhôù, ñoïc IO vaø ñoùn giaûi maõ leänh. Sô ñoà thôøi gian ñoïc boä nhôù hoaëc ñoïc IO khoâng coù traïng thaùi chôø. ÔÛ chu kì T1 , bus AD7-AD0 ñoùng vai troø laø bus ñòa chæ A7- A0, tín hieäu ALE leân möùc logic 1 ôû chu kì T1 neân tín hieäu ALE duøng ñeå choát 8 bit ñòa chæ thaáp A7-A0 vaøo moät IC choát. Tín hieäu RD\ vaãn ôû möùc logic 1 neân quaù trình giao tieáp döõ lieäu chöa xaûy ra. ÔÛ chu kì T2 vaø T3 , bus AD7-AD0 ñoùng vai troø laø bus döõ lieäu D7-D0 . Tín hieäu ALE leân möùc logic 0 neân ñòa chæ trong IC vaãn khoâng thay ñoåi. Tín hieäu RD\ xuoáng möùc logic 0 neân bus döõ lieäu D7-D0 chöa ñoùng vai troø laø bus nhaän döõ lieäu. Trong caû 3 chu kì T1, T2 , T3 caùc ñöôøng ñòa chæ A15- A8, IO/M\ , S1 , S2, vaãn ôû oån ñònh traïng thaùi. Trong chu kì bus D7-D0 nhaän döõ lieäu caùc bit ñòa chæ A7-A0 ñöôïc choát trong IC choát vaø caùc bit ñòa chæ cao A15-A8 vaãn khoâng thay ñoåi neân vi xöû lí seõ nhaän ñuùng döõ lieäu cuûa oâ nhôù caàn truy xuaát. Vi xöû lí ñang ñoïc boä nhôù I/O chæ ñöôïc phaân bieät baèng tín hieäu IO/M\. Chu kì maùy thöïc hieän moät leänh goàm 4 ñeán 6 chu kì xung clock. Chu kì thöïc hieän ñöôïc chia laøm hai quaù trình ñoùn leänh vaø thöïc hieän leänh. Quaù trình ñoùn leänh gioáng nhö quaù trình ñoïc boä nhôù toán khoaûng 3 chu kì xung clock töø T1 ñeán T3. Quaù trình giaûi maõ vaø thöïc hieän leänh toán theâm 1 ñeán 3 chu kì xung clock töø T4 ñeán T6 tuøy theo ñoä phöùc taïp cuûa leänh. Trong tröôøng hôïp vi xöû lí coù toác ñoä laøm vieäc cao hôn boä nhôù khi coù döõ lieäu truy xuaát seõ bò sai. ÔÛ chu kì ñoïc töø boä nhôù hay ghi döõ lieäu leân boä nhôù luoân xaûy ra ôû chu kì T2 vaø T3. Neáu boä nhôù
  9. coù toác ñoä laøm vieäc chaäm hôn khoâng kòp gôûi döõ lieäu ra ôû 2 chu kì naøy thì vi xöû lí seõ nhaän moät döõ lieäu khoâng xaùc ñònh hay döõ lieäu gôûi ñeán boä nhôù seõ bò maát. Tröôøng hôïp naøy ñöôïc xöû lí baèng caùch xen theâm moät vaøi chu kì xung clock vaøo giöõa chu kì T2 vaø T3 baèng caùch duøng chaân tín hieäu vaøo READY. Caùc chu kì xung clock theâm vaøo goïi laø caùc chu kì ñôïi TW. Hình 1.3 Giaûn ñoà thôøi gian cuûa caùc tín hieäu khi vi xöû lí bò taùc ñoäng bôûi caùc tín hieäu ngaét khaùc nhau. Trong moät quaù trình ngaét, vi xöû lí seõ maát moät vaøi chu kì ñeå thöïc hieän yeâu caàu ngaét ñoù tuøy thuoäc vaøo leänh ñöôïc cung caáp bôûi thieát bò ngaét ñoù. Khi taùc ñoäng ñeán INTR , chu kì maùy ñaàu tieân duøng ñeàu nhaäp leänh caàn thöïc hieän. Do ñoù, ngaét INTR coù cuøng giaûn ñoà thôøi gian ôû chu kì T1 vaø tín hieäu INTA\ ñöôïc gôûi ñi thay theá cho tín hieäu RD\ vaø traïng thaùi cuûa noù duøng ñeå baùo cho thieát bò yeâu caàu ngaét bieát vi xöû lí chaáp nhaän yeâu caàu ngaét naøy neáu ôû möùc logic 0. Neáu leänh ngaét laø leänh Restart thì vi xöû lí caàn theâm hai chu kì maùy ghi döõ lieäu vaøo boä nhôù ñeå caát ñòa chæ trôû veà sau khi thöïc hieän xong chöông trình. Khi Vi xöû lí laøm vieäc thì caû 3 Bus ddöõ lieäu, ñieàu khieån, ñòa chæ do vi xöû lí söû duïng vaø DMA ôû traïng thaùi ngöøng laøm vieäc, khi muoán chuyeån döõ lieäu DMA seõ taùc ñoäng ñeán ngoõ vaøo HOLD cuûa Vi xöû lí. Neáu Vi xöû lí chaáp nhaän thì noù seõ traû lôøi baèng caùch taùc
  10. ñoäng ñeán ngoõ HLDA ôû möùc logic 1 vaø caùc ngoõ ra döõ lieäu, ñòa chæ vaø ñieàu khieån ôû traïng thaùi toång trôû cao ñeå khoâng aûnh höôûng ñeán döõ lieäu. Vi xöû lí luoân kieåm tra ngoõ vaøo HOLD, neáu tín hieäu naøy xuoáng möùc logic 0 thì Vi xöû lí seõ trôû laïi thöïc hieän ñuùng coâng vieäc ñang xöû lí. Hình 1.4
Đồng bộ tài khoản