Thiết kế vi mạch VLSI ASIC (P2)

Chia sẻ: Khinh Kha Kha | Ngày: | Loại File: PDF | Số trang:20

0
231
lượt xem
113
download

Thiết kế vi mạch VLSI ASIC (P2)

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Logic CMOS Nguyên tắc ghep cổng CMOS Nguyên tắc mắc song song cho logic OR Nguyên tắc mắc nối tiếp cho logic AND Nguyên tắc thiết kế mạch CMOS Viết hàm cho F (dùng bìa cacno nhóm phần ế ầ tử 1) Viết hà cho F’ (dù bì cacno nhóm phần hàm h dùng bìa hó hầ tử 0, hoặc lấy đảo của F) Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 34 2.2. Logic CMOS Thiết kế công AND hai đầu vào a b F = a.b f F = a.b {dùng mạch nối tiếp} F’ = a’ + b’ {dùng mạch song song} 0...

Chủ đề:
Lưu

Nội dung Text: Thiết kế vi mạch VLSI ASIC (P2)

  1. Chương 2: Công nghệ CMOS Cấu trúc của p-mos và n-mos Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 31
  2. 2.1. Chuển mạch Transistor MOS Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 32
  3. 2.2. Logic CMOS Cổng đảo: đảo: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 33
  4. 2.2. Logic CMOS Nguyên tắc ghep cổng CMOS Nguyên tắc mắc song song cho logic OR Nguyên tắc mắc nối tiếp cho logic AND Nguyên tắc thiết kế mạch CMOS Viết hàm cho F (dùng bìa cacno nhóm phần ế ầ tử 1) Viết hà cho F’ (dù bì cacno nhóm phần hàm h dùng bìa hó hầ tử 0, hoặc lấy đảo của F) Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 34
  5. 2.2. Logic CMOS Thiết kế công AND hai đầu vào a F = a.b b f 0 1 F = a.b {dùng mạch nối tiếp} F’ = a’ + b’ {dùng mạch song song} 0 0 0 1 0 1 Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 35
  6. 2.2. Logic CMOS Thiết kế cổng AND hai đầu vào VDD a b F = a.b a b VSS Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 36
  7. 2.2. Logic CMOS a Cổng NAND 2 đầu vào: vào: F = a.b b b Xây dựng: Bảng chân lý… dựng: lý… Sơ đồ mạch: mạch: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 37
  8. 2.2. Logic CMOS Cổng OR 2 đầu vào: vào: a F= a+b b Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 38
  9. 2.2. Logic CMOS a F= a+b Cổng NOR 2 đầu vào: vào: b Xây dựng: Bảng chân lý… dựng: lý… Sơ đồ mạch: mạch: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 39
  10. 2.2. Logic CMOS Bài tập Thiết kế mạch thực hiện hàm logic sau sử dụng phần tử cơ bản CMOS ụ gp F = a.b.c // phần tử and 3 đầu vào F = a + b + c // phần tử or 3 đầu vào F = a.b.c + a’.d + e a’. Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 40
  11. 2.2. Logic CMOS Mạch chốt: chốt: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 41
  12. 2.2. Logic CMOS Flip-Flop: Flip-Flop: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 42
  13. 2.2. Công truyền CMOS Công truyền: truyền: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 43
  14. 2.2. Công truyền CMOS Bộ ghép kênh CMOS 2 đầu vào: vào: Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 44
  15. 2.2. Công truyền CMOS Bộ ghép kênh CMOS 2 đầu vào: vào: MUX là phần tử cơ bản tạo ra các khối logic trong thiết kế cho ASIC MUX còn được dùng để thiết kế ra các phần tử logic cơ bản và các mạch logic. (sẽ được chi logic. tiết ở chương 4) Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 45
  16. Chương 3: Các ASIC lập trình được Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 46
  17. Liên kết lập trình được ASIC/FPGA được cấu tạo từ các phần tử hoặc các khối logic cơ bản. bản. Các khối này được liên kết với nhau một cách toàn diện, tức là mợi tiếp điểm đều được liên kết với nhau Các liên kết này sẽ trở nên dẫn khi khi được lậ t ì h gọi là antifuse – phản cầu đ lập trình, i tif hả ầ trì Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 47
  18. 3.1. Phản cầu trì (antifuse) Trái ngược với cầu trì phản cầu trì có trì, điện trở rất lớn, tương đương với một mạch hở. hở. I=>0 R>>> Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 48
  19. Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 49
  20. 3.1. Phản cầu trì (antifuse) Khi có 1 dòng điện lập trình khoảng 5mA chạy qua, phản cầu trì sẽ trở lên dẫn điện I=5mA R Thái nguyên 08/2008 Thiết kế vi mạch VLSI - ASIC - FPGA Slide 50
Đồng bộ tài khoản