Ứng dụng Vi mạch số lập trình, chương 5

Chia sẻ: Nguyen Van Dau | Ngày: | Loại File: PDF | Số trang:41

0
151
lượt xem
81
download

Ứng dụng Vi mạch số lập trình, chương 5

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Vi mạch số lập trình trải qua thời gian dài phát triển và cải tiến đã thực sự mở ra một hướng đi mới cho những nhà thiết kế. Ưu điểm của PLD là giải quyết được vô số những vấn đề thiết kế nhờ vào nhiều họ PLD khác nhau. Những họ vi mạch này có cấu trúc và công nghệ chế tạo khác nhau, do đó chúng có những đặc điểm riêng để ứng dụng vào nhiều lĩnh vực trong công ngiệp.

Chủ đề:
Lưu

Nội dung Text: Ứng dụng Vi mạch số lập trình, chương 5

  1. Chương 5: CAÁU TRUÙC CÔ BAÛN CUÛA CAÙC HOÏ VI MAÏCH LAÄP TRÌNH (PLD) Vi maïch soá laäp trình traûi qua thôøi gian daøi phaùt trieån vaø caûi tieán ñaõ thöïc söï môû ra moät höôùng ñi môùi cho nhöõng nhaø thieát keá. Öu ñieåm cuûa PLD laø giaûi quyeát ñöôïc voâ soá nhöõng vaán ñeà thieát keá nhôø vaøo nhieàu hoï PLD khaùc nhau. Nhöõng hoï vi maïch naøy coù caáu truùc vaø coâng ngheä cheá taïo khaùc nhau, do ñoù chuùng coù nhöõng ñaëc ñieåm rieâng ñeå öùng duïng vaøo nhieàu lónh vöïc trong coâng ngieäp. Maëc khaùc ngöôøi thieát keá coøn quan taâm ñeán caùc thoâng soá kyõ thuaät cuûa vi maïch nhö toác ñoä, coâng suaát tieâu thuï, nguoàn cung caáp vaø coâng cuï hoã trôï ñeå laäp trình. 1. Hoï vi maïch PROM (Progammable Read Only Memory). PROM goïi laø boä nhôù chæ ñoïc laäp trình ñöôïc. Ñaây laø hoï vi maïch ñaàu tieân ñöôïc söû duïng nhö laø nhöõng vi maïch soá laäp trình theo quan ñieåm cuûa vi maïch soá. Caáu truùc cuûa PROM raát ñôn giaûn bao goàm moät maûng teá baøo nhôù vôùi nhöõng ñöôøng ñiaï chæ ngoû vaøo vaø nhuõng ñöôøng döõ lieäu ngoû ra. Soá ñöôøng ñiaï chæ vaø döõ lieäu cho bieát ma traän nhôù cuûa PROM. Moät PROM ñôn giaûn ñöôïc trình baøy ôû hình 3.1 D7 A4 D6 A3 D5 A2 D4 A1 D3 A0 D2 D1 Ngoû vaøo D0 Ngoû ra Hình 3.1. Trình baøy moät PROM ñôn giaûn
  2. PROM coù 5 ñöôøng ñieàu khieån ngoû vaøo cho pheùp taïo ra 32 toå hôïp logic vaø 8 ñöôøng döõ lieäu ra taïo thaønh moät ma traän nhôù 32x8, vì vaäy coù toång coäng 256 teá baøo nhôù. Caáu truùc cuûa PROM goàm moät maûng AND coá ñònh theo sau laø maûng OR laäp trình, ñöôïc minh hoïa ôû hình 3.2.
  3. Hình 3-7 Sô ñoà logic cuûa PROM Hình 3.2 Sô ñoà logic cuûa PROM
  4. Chuù thích: - Daáu X trong hình bieåu hieän nhöõng ñieåm laäp trình (ñöôïc keát noái thoâng qua moät caàu chì) . - Daáu chaám troøn bieåu thò nôi ñoù ñöôïc noái coá ñònh. ÔÛ maûng AND coá ñònh coù 16 bieán ñöôïc choïn vaø lieân keát vôùi 4 tín hieäu ngoõ vaøo maûng OR. Do ñoù baát kì moät lieân keát naøo bò loaïi boû (nghóa laø caàu chì ôû ñoù bò ñöùt, thì bieán ñoù seõ khoâng coù maët ôû bieåu thöùc ngoõ ra). Caùc haøm ôû ngoû ra thay ñoåi tuøy thuoäc vaøo söï keát noái cuûa caùc bieán ôû ngoõ vaøo. PROM thöôøng ñöôïc söû duïng ñeå giaûi maõ ñiaï chæ vaø öùng duïng ñeå löu tröõ döõ lieäu. Khi thieát keá caùc PROM, nguôøi thieát keá phaûi chuù yù ñeán söï thay ñoåi möùc logic ngoû vaøo (xaûy ra trong thôøi gian ngaén) khi ñòa chæ ngoõ vaøo thay ñoåi. Phöông thöùc ghi cuûa PROM laø khi coù moät tín xung clock ñoàng boä thì maïch ngoõ ra chuyeån sang traïng thaùi khaùc. Ñaëc ñieåm naøy seõ giuùp khaéc phuïc ñöôïc vaán ñeà taïp nhieãm ôû PROM. Khi khaûo saùt PROM, ngöôøi ta thöôøng quan taâm ñeán toác ñoä truy xuaát döõ lieäu. Thoâng thöôøng caùc loaïi PROM coù thôøi gian truy xuaát döôùi 60 ns. Caùc loaïi PROM thöôøng söû duïng coâng ngheä löôõng cöïc laø nguyeân taéc cô baûn ñeå cheá taïo. Tuy nhieân, khoa hoïc tieán boä ñaõ phaùt minh ra coâng ngheä CMOS cho pheùp ruùt ngaén thôøi gian truy xuaát. Coâng ngheä CMOS ñöôïc duøng ñeå cheá taïo EPROM, ñoù laø moät daïng PROM coù theå xoùa ñöôïc baèng tia cöïc
  5. tím. Noù ñaõ taïo ra moät böôùc tieán ñaùng keå nhö: EPROM WS57C256F cuûa coâng ty WaferScale Integration coù dung löôïng 32Kx8 vôùi thôøi gian truy xuaát laø 55 ns, coâng ty Cypress Semicondutor giôùi thieäu PROM CY7C245 coù dung löôïng laø 2048x8 vôùi thôøi gian truy xuaát laø 25 ns. Treân ñaây laø moät vaøi ví duï cho thaáy coâng ngheä CMOS ñöôïc chaáp nhaän cho nhöõng öùng duïng thieát keá maïch. 2. Hoï vi maïch FPLA ( Field Progammable Logic Array) Hoï vi maïch FPLA ñaàu tieân ñöôïc coâng ty Signetics giôùi thieäu vaøo naêm 1975. Caáu truùc cuûa FPLA laø moät maûng AND – OR ñôn giaûn, ñöôïc trình baøy ôû hình 3. 3. Maûng AND – OR coù theå laäp trình ñeå thöïc hieän 4 haøm logic baát kì vôùi hai bieán ngoõ vaøo. Moãi bieán ngoõ vaøo ñöôïc ñöa qua coång ñeäm ñeå taïo hai möùc logic 0 vaø 1. Moãi möùc logic naøy ñöôïc noái vôùi ngoõ vaøo coång AND thoâng qua moät caàu chì laäp trình. Taát caû 4 caàu chì ñöôïc giöõ nguyeân. Neáu taát caû caàu chì ñeàu thoâng, ví duï nhö coång ANDK thì bieåu thöùc ngoõ ra cho coång seõ laø: K5A AND A AND B AND B = AABB Töø keát quaû treân cho thaáy ngoû ra cuûa coång AND luoân ôû möùc thaáp, ñieàu naøy khoâng coù lôïi. Tuy nhieân neáu ta laäp trình cho 4 caàu chì treân, ví duï ta choïn A x B, luùc naøy giaù trò cuûa 2 bieán naøy seõ khoâng coù trong bieåu thöùc. Bieåu thöùc ngoû ra coång AND K laø: K= A.B Nguyeân taéc ôû ñaây laø löïa choïn nhöõng giaù trò ñeå laäp trình, khi moät caàu chì ñöôïc choïn nghóa laø giaù trò cuûa noù seõ khoâng coù maët trong bieåu thöùc.
  6. C B A O3 O2 O1 O0 Hình 3.3 . Sô ñoà bieåu thöùc ngoû ra cuûa FPLA Löu yù maûng OR trong maïch ôû hình3.4. Moãi ngoû ra coång AND ñöôïc noái tôùi 1 ngoû vaøo coång OR thoâng qua moät caàu chì vaø moät Diode. Xeùt bieåu thöùc F1 giaû söû caùc caàu chì ñeàu thoâng, ta coù : F1= K + L+ M + N Vôùi K,L,M,N laø nhöõng tích soá cuûa AXB, F1 laø toång caùc tích so ácuûa hai bieán A vaø B. Baây giôø ta seõ laäp trình baèng caùch laøm ñöùt caùc caàu chì thì caùc soá haïng öùng vôùi nhöõng caàu chì bò ñöùt seõ khoâng coù maãt trong bieåu thöùc. Baèng caùch laäp trình caùc caàu chì ôû maûng AND – OR (nghóa laø loaïi boû giaù trò giaù trò cuûa noù trong
  7. bieåu thöùc) FPLA coù theå taïo ra caùc haøm logic khaùc nhau theo maïch thieát keá chæ vôùi hai bieán ngoû vaøo. Löu yù nhöõng Diode trong maûng OR ñöôïc duøng ñeå baûo veä ngaén maïch. Sô ñoà maïch trong hình 3.4 laø moät ví döï ñôn giaûn cuûa hoï vi maïch maûng logic laäp trình tröôøng. Neáu vi maïch do coâng ty cheá taïo ñaõ ñöôïc laäp trình baèng coâng ñoaïn maët naï vôùi coâng ngheä löôõng cöïc thì chöông trtình coá ñònh khoâng thay ñoåi ñöôïc. Do ñoù vi maïch naøy ñöôïc goïi laø PLA. Neáu vi maïch ñöôïc saûn xuaát ñeå ngöôøi söû duïng coù theå laäp trình thì goïi laø FPLA. I0 I1 I2 I3 I4 I5 I6 I7 B9 B8 B7 B6 B5 B4 B3 B2 B1
  8. Hình 3.4. Sô ñoà logic cuûa FPLA PLS 153
  9. 3. Hoï vi maïch FPLS ( Field Programable Logic Sequencer) Hoï FPLS ñöôïc giôùi thieäu vaøo naêm 1979, FPLS coù caáu truùc moâ phoûng theo caáu truùc cuûa FPLA nhöng ñöôïc boå sung theâm nhöõng thanh ghi cho pheùp “preloading” traïng thaùi cuûa thieát bò. Moät vaøi thanh ghi ôû ngoû ra ñöôïc ñöa hoài tieáp veà maûng AND laäp trình vaø moät soá khaùc coù nhöõng thanh ghi ngaàm (nhöõng thanh ghi ñöôïc boå sung treân chíp vaø khoâng noái vôùi chaân cuûa ngoû vaøo hay ngoõ ra) boå sung vôùi thanh ghi ngoû ra, noù coù theå hoài tieáp hoaëc khoâng hoài tieáp.
  10. Hình 3.5 . Sô ñoà logic FPLS PLS157
  11. Sô ñoà logic cuûa vi maïch PLS157 ñöôïc coâng ty Signetics giôùi thieäu ñöôïc trình baøy ôû hình 3.5, coù hình daùng beân ngoaøi 20 chaân, coù caáu truùc16x45x12. PLS157 coù 6 thanh ghi vaø 6 toå hôïp ôû ngoõ ra. Caùc toå hôïp ôû ngoõ ra coù chöùc naêng nhaát, nhöõng thanh ghi ñöôïc caáu taïo baèng nhöõng coång ñaûo M(M0-M5). Caáu truùc môùi cuûa PLS157 coù nhöõng ñaëc ñieåm ñaùng löu yù laø nhöõng thanh ghi cho pheùp choát nhöõng tín hieäu ôû ngoõ vaøo vaø nhöõng tín hieäu naøy ñöôïc ñöa tôùi maûng AND. Ngoaøi ra vi maïch coøn ñöôïc thieát keá moät maûng boå sung (maûng buø). Ñaây laø toång soá haïng buø vaø ñöôïc thöïc hieän nhö moät ngoû vaøo cuûa maûng AND, noù cho pheùp boå sung theâm nhieàu toå hôïp. 4. HoÏ vi maïch FPGA ( Field Progammable Gate Array). Hoï FPGA ñöôïc Signetics giôùi thieäu vaøo naêm 1977 ñöôïc söû duïng ñeå thay theá cho nhöõng coång nhieàu ngoõ vaøo tieâu chuaån, caáu truùc cuûa noù bao goàm moät maûng AND laäp trình, vôùi laäp trình cöïc tính ôû ngoõ ra. Chæ vôùi moät coång AND coù theå bieán ñoåi thaønh coång NAND, NOR hay coång OR. Moãi coång AND trong FPGA coù theå bieán ñoåi thaønh caùc coång logic khaùc nhau. FPGA cuõng ñöôïc boå sung linh ñoäng hôn nhöõng coång tieâu chuaån khaùc. Vi maïch ñaïi dieän cho hoï FPGA laø PLS151, coù hình daùng 20 chaân ñöôïc trình baøy ôû hình 3.6. PLS151 coù 6 ngoû vaøo, 12 ngoõ ra vaø coù tín hieäu hoài tieáp ñöa veà maûng AND ñöôïc söû duïng nhö nhöõng ngoõ vaøo. Coù theâm 3 tích soá ñöôïc taïo ra bôûi 3 ñöôøng ñieàu khieån, caùc tín hieäu naøy ñieàu khieån nhöõng coång ñeäm ngoû ra 3 traïng thaùi. FPGA thích hôïp trong caùc thieát keá ñeå giaûi maõ ñòa chæ vaø ñöôïc theâm vaøo caùc chöùc naêng khaùc.
  12. 5. HoÏ vi maïch PAL ( Programmable Array Logic). PAL laø moät hoï phoå bieán nhaát trong hoï PLD ñöôïc MONOLITHIC MEMORIES INC giôùi thieäu vaøo naêm 1978. PAL ñöôïc ñaêng kyù baûn quyeàn veà caáu truùc cuûa coâng ty MMI. Caáu truùc cuûa PAL bao goàm moät maûng AND laäp trình theo sau laø moät maûng OR coá ñònh, caáu truùc naøy ñöôïc caûi tieán töø nhöõng khuyeát ñieåm cuûa hoï FPLA. Hình 3.7 minh hoïa cho caáu truùc ñôn giaûn cuûa PAL. Do doaïi boû vieäc söû duïng caàu chì ôû maûng OR, do ñoù soá löôïng tinh theå Silicon ñöôïc söû duïng giaûm, daãn ñeán giaù thaønh cuûa PAL thaáp hôn so vôùi FPLA. Maët khaùc thôøi gian trì hoaõn cuûa PAL ngaén hôn so vôùi FPLA do giaûm ñöôïc söï trì hoaõn khi truyeàn qua maûng OR. Khaûo saùt PAL16L8 coù hình daùng 20 chaân sô ñoà logic ñöôïc trình baøy ôû hình 3.8. Vi maïch naøy coù 8 toå hôïp ngoõ ra, moãi ngoõ ra ñöôïc ñaûo vôùi 7 tích soá cuûa ngoõ vaøo, 6 trong 8 ngoõ ra ñöôïc hoài tieáp veà maûng AND, cho pheùp nhöõng chaân naøy ñöôïc söû duïng vôùi chöùc naêng I/O. Do PAL16L8 coù ngoõ ra taùc ñoäng ôû möùc thaáp neân noù coù theå keát hôïp vôùi caùc IC khaùc cuøng moät möùc taùc ñoäng.
  13. Hình 3.6 . Sô ñoà logic cuûa FPGA PLS151 I3 I2 I1 I0 Maûng OR
  14. O3 O2 O1 O0 Hình 3.7 . Sô ñoà logic cuûa PAL 1 19 2 18 3 17 4 Maûng AND 16 5 15 6 14 7
  15. Hình 3.8. Sô ñoà logic cuûa PAL16L8 PAL16L8 ñöôïc öùng duïng trong lónh vöïc giaûi maõ ñòa chæ, noù thuaän tieän trong vieäc keát hôïp vôùi caùc boä vi xöû lyù vaø thieát bò ngoaïi vi vì cuøng moät möùc taùc ñoäng. Vôùi nhöõng ñaëc tính nhö toác ñoä töông ñoái cao, giaù thaønh thaáp, thôøi gian truyeàn trì hoaõn khoaûng 7,5ns neân PAL16L8 raát phoå bieán trong coâng nghieäp PLD. Ngoaøi ra PAL16L8 coù moät ñaëc ñieåm môùi so vôùi caùc hoï tröôùc laø coù caàu chì baûo veä, noù duøng ñeå choáng söï sao cheùp, giuùp baûo veä noäi dung beân trong. Ngoaøi PAL16L8 coâng ty MMI coøn giôùi thieäu caùc loaïi vi maïch khaùc nhö PAL16R4, PAL16R6,
  16. PAL16R8. Caùc vi maïch naøy coù caáu taïo gioáng nhö PAL16L8 nhöng ôû ngoõ ra söû duïng theâm caùc FF D ñeå choát tín hieäu ngoû ra. Moät theá heä vi maïch PAL ñöôïc coâng ty AMD giôùi thieäu laø PAL22V10 vôùi hình daùng 24 chaân ñöôïc cheá taïo baèng coâng ngheä CMOS thay theá cho coâng ngheä löôõng cöïc. Ñaëc tröng cuûa vi maïch naøy laø ôû ngoû ra ñöôïc cho qua coång PLD. Ngoaøi vieäc taêng soá bieán ngoû vaøo vi maïch naøy coøn coù moät soá ñaëc ñieåm nöõa laø trong haøm logic caùc thaønh phaàn tích soá coù theå thay ñoåi töø 8 ñeán 16 bieán. Ñieàu naøy seõ giuùp cho vi maïch thöïc hieän nhieàu phöông trình phöùc taïp. Nhôø vaøo caáu taïo ôû ngoû ra caùc coång PLD neân caùc ngoû ra hoaëc vaøo cuûa vi maïch coù ñaëc tính giao tieáp 2 chieàu, ñieàu naøy laøm taêng khaû naêng xöû lyù cuûa vi maïch vaø taïo söï thuaän lôïi cho vieäc thieát keá. Do nhöõng ñaëc ñieåm ñaõ ñöôïc caûi tieán neân caùc theá heä vi maïch PAL ñöôïc phoå bieán roäng raõi (ñaëc bieät laø nhoùm vi maïch 20 chaân) vaø PAL ñöôïc xem laø hoï vi maïch ñaïi dieän cho hoï vi maïch soá laäp trình. Ngoaøi ra caùc coâng ty cheá taïo PAL coù choïn löïa trong vieäc kyù hieäu caùc soá treân moät vi maïch. Ñieàu naøy cung caáp cho ngöôøi söû duïng nhöõng thoâng tin caàn thieát coù lieân quan ñeán öùng duïng cuûa vi maïch. Caùc kyù hieäu trong vieäc ñaùnh soá cuûa hoï PAL noùi chung bao goàm 2 soá ñeám ñöôïc taùch rôøi nhau bôûi 1 hay 2 kyù töï. Soá ñaàn tieân trong teân vi maïch cho bieát soá ngoõ vaøo cuûa vi maïch (ñaây chính laø soá bieán ngoõ vaøo cuûa maûng AND). Soá thöù hai bieåu thò soá ngoû ra cuûa vi maïch. Kyù töï naèm giöõa 2 soá chæ ra yù nghóa caùc thuoäc tính cuûa ngoû ra. Moät soá maõ kyù töï coù yù nghóa laø: H taùc ñoäng möùc thaáp. L taùc ñoäng möùc cao. P taùc ñoäng ngoû ra coù theå laäp trình. C phaàn boå sung caùc ngoû ra. S boä tuaàn töï.
  17. Caùc kyù hieäu cuûa vi maïch hoï PAL ñöôïc xem laø nhöõng höôùng daãn cô baûn cuûa vi maïch. Ngoaøi ra caùc coâng ty cheá taïo coøn cung caáp baûn thoâng soá kyõ thuaät vaø sô ñoà logic cuûa vi maïch keøm theo ñeå laøm taøi lieäu tham khaûo cho caùc nhaø thieát keá. 6. Hoï vi maïch GAL ( Generic Array Logic). GAL laø moät nhoùm cuûa coâng ngheä EEPLD, noù ñöôïc giôùi thieäu vaø phaùt trieån bôûi coâng ty Lattice Semiconductor Comp. Coâng ty naøy ñaõ ñöa ra moät khaùi nieäm veà coång PLD coù kyù hieäu laø OLMCs (Output Logic Macrocells). 1 19 2 18 3 17 4 16 5 15 6 14
  18. Hình 3.9 . Sô ñoà logic cuûa GAL16V8 Vi maïch naøy cuõng coù nhöõng ñaëc ñieåm laø coù theå xoùa baèng ñieän vaø laäp trình laïi baèng caùc phaàn meàm vaø coâng cuï hoã trôï. Khaûo saùt caáu truùc cuûa vi maïch GAL16V8 ñöôïc trình baøy ôû hình 3.10, GAL16V8 coù hình daïng 20 chaân laø moät vi maïch phoå bieán trong hoï GAL. Moãi moät OLMC coù 8 ngoû vaøo töông ñöông vôùi 8 tích soá trong moät bieåu thöùc. Ngoaøi ra OLMC cuõng coù tín hieäu hoài tieáp ñöa veà ñeå ñieàu khieån, tín hieäu xung ñoàng hoà, tín hieäu hoài tieáp
  19. veà maûng AND. Caùc vi maïch GAL ñeàu coù hoã trôï nhöõng thanh ghi “Preload”, ñieàu naøy coù ích trong vieäc kieåm tra vi maïch. Maët khaùc moät theá heä vi maïch môùi ñöôïc phaùt trieån laø vi maïch laäp trình heä thoáng kyù hieäu laø ispEELD (In-system Progammable). Vi maïch ñaàu tieân laø ispGAL16Z8, caáu truùc cuûa noù gaàn gioáng vôùi GAL16V8 nhöng ñöôïc theâm vaøo 4 chaân ñeå ñieàu khieån laäp trình. Trong heä thoáng ispGAL16Z8 cho pheùp chu kyø laäp trình laø 10000 laàn vaø döõ lieäu ñöôïc giöõ coá ñònh trong khoaûng thôøi gian 20 naêm. Ñoù cuõng laø quy ñònh cuûa nhöõng vi maïch theo nguyeân taéc EPROM. Caáu truùc cuûa hoï GAL laø söï laëp laïi caáu truùc cuûa hoï PAL vaø nhöõng ñaëc ñieåm cuûa hoï GAL ñöoïc thieát keá ñeå keát hôïp vôùi nhöõng vi maïch hoï PAL. Ñieàu naøy ñöôïc theå hieän qua vieäc kyù hieäu caùc vi maïch hoï GAL vaø caáu truùc teá baøo baûo veä cuûa noù. 7. Hoï vi maïch PEEL (Progammable Electrially Erasable Logic). Hoï PEEL ñöôïc coâng ty International Cmos Technology INC giôùi thieäu. Noù ñöôïc cheá taïo vôùi coâng ngheä EEPROM. Caáu truùc cuûa PEEL cuõng töông töï nhö PAL vaø GAL, noù ñöôïc xoùa baèng ñieän vaø laäp trình cuõng nhôø vaøo phaàn meàm hoã trôï. Khaûo sañt vi maïch PEEL18CV8 ñöôïc trình baøy ôû hình 3.10. Vi maïch coù 20 chaân vôùi 8 ngoû ra ñöôïc caáu taïo bôûi coång PLD, moãi ngoõ ra coù 8 tích soá trong moät haøm cuûa bieåu thöùc vaø coù moät tích soá rieâng ñeå ñieàu khieån coång ñeäm ngoû ra. Cöïc tính ngoû ra cuõng ñöôïc laäp trình caùc thanh ghi ôû ngoû ra cuûa vi maïch ñöôïc Reset khoâng ñoàng boä, ngoaøi ra caùc thanh ghi coù theå ñöôïc choát beân trong khi ngoû ra ñöôïc ñieàu khieån bôûi moät bieåu thöùc cuûa
Đồng bộ tài khoản