Xem 1-20 trên 28 kết quả Iob lập trình
  • Phần mềm tiện ích XSTOOL Hiện nay XILINX cung cấp các công cụ cho việc lập trình họ FPGAs và CPLDs. Một vài phiên bản gần đây của phần mềm XILINX tạo ra các file dạng bitstream tương thích với mạch XS40. XESS corp. cung cấp thêm tiện ích XSTOOLs cho việc giao tiếp một máy tính với một mạch XS40. Phần mềm tiện ích XSTOOL này bao gồm các chức năng sau: Kiểm tra mạch Lập trình tạo tần số cho bộ dao động trên mạch Download các thiết kế vào KIT Nạp dữ liệu...

    pdf10p zeroduong13 16-11-2010 130 59   Download

  • Mạch UP2 được thiết kế để đáp ứng nhu cầu của các trường đại học trong việc giảng dạy thiết kế logic với các công cụ phát triển và các thiết bị logic có thể lập trình được (PLDs). Mạch UP2 hoạt động dựa vào chip FLEX10K và chip MAX7000. Khi được sử dụng với phần mềm MAX + PLUS II, mạch cung cấp nền tảng mạnh hơn cho các thiết kế logic số đang sử dụng công cụ phát triển theo chuẩn công nghiệp và các PLD.

    pdf11p zeroduong13 16-11-2010 118 45   Download

  • Cấu trúc MAX7000 Cấu trúc MAX7000 gồm: Logic Array Blocks (LABs) Macrocells Programmable Interconnect Array (PIA) I/O control blocks Expander product terms 1.Logic Array Block(LAB) +Một LAB bao gồm 16 Macrocells. +Các LAB được nối với nhau qua đường kết nối chung lập trình được (Programmable Interconnect Array: PIA), các đường này sẽ nối các macrocells và chân I/O. +36 tín hiệu ngõ vào

    pdf7p zeroduong13 16-11-2010 81 26   Download

  • tổng hợp tất cả các thiết kế đối với họ FPGA, CPLD hoặc ASIC của các hãng như: Xilinx, Altera, Quicklogic, Atmel, …. Nó đưa ra các sơ đồ thiết kế, các thiết kế bằng ngôn ngữ Verilog và VHDL, chương trình gỡ lỗi (register transfer level) để tổng hợp logic, tối ưu hóa những ràng buộc cơ bản, phân tích định thời, đóng gói place and route và kiểm tra lại sơ đồ.

    pdf10p zeroduong13 16-11-2010 135 66   Download

  • Max+Plus II cho phép chúng ta soạn thảo project với hai dạng sau: - Dạng text (chương trình có dạng văn bảng được thiết kế bằng ngôn ngữ VHDL, AHDL, Verilog). - Dạng Graphic (mạch điện). 1. Soạn thảo một project dạng Text Sau khi cài phần mềm Max+Plus II và setup licence xong, ta khởi động Max+Plus II bằng cách nhấp vào biểu tượng Max+Plus II. Hay vào start=program=Max+plus II 10.2 Baseline= Max+plus II 10.2 Baseline.

    pdf6p zeroduong13 16-11-2010 115 50   Download

  • Mạch XSTEND có một dải 8 công tắc DIP và 2 nút ấn (được đặt là SPARE và RESET) được sử dụng từ mạch XS. (Có 1 nút ấn thứ 3 được đặt là PROGRAM, dùng để khởi tạo chương trình của mạch XS40. Nó không được sử dụng như một đầu vào đa năng). Khi closed hoặc ON, mỗi công tắc DIP kéo chân của mạch XS nối mass. Khi công tắc DIP open hoặc OFF thì chân được kéo lên cao thông qua điện trở 10K Khi được ấn, mỗi nút ấn sẽ kéo chân của mạch...

    pdf7p zeroduong13 16-11-2010 91 44   Download

  • Cấu hình cho các linh kiện trên các mạch phụ thuộc vào sự thiết lập các jumper trên mạch và JTAG tuỳ ý trong phần mềm MAX+PLUS II, kết nối cáp tải ByteBlaster II đến cổng song song của máy tính và bộ nối JTAG_IN trên các mạch. Trong phần này ta sẽ Chỉ cấu hình cho EPM7128S Chỉ cấu hình cho EPF10K70 Cấu hình cho cả EPM7128S và EPF10K70 Kết nối nhiều mạch UP với nhau trong một chain 1. Cấu hình cho EPM7128S Nếu chỉ cấu hình cho EPM7128S thì ta thực hiện các...

    pdf9p zeroduong13 16-11-2010 86 37   Download

  • Những khai báo package tổng hợp thông tin cần cho một hay nhiều entity trong thiết kế. Thông tin này bao gồm các khai báo kiểu dữ liệu, khai báo tín hiệu, khai báo chương trình con và khai báo component. Chú ý: Những tín hiệu khai báo trong package không thể dùng được cho nhiều entity. Nếu cả hai entity dùng một tín hiệu từ một package được định nghĩa thì mỗi entity phải có một định nghĩa riêng cho tín hiệu đó.

    pdf6p zeroduong13 16-11-2010 91 29   Download

  • Đầu tiên ngõ vào cao và thấp (IN HI và IN LO) không nối các chân và phần bên trong gắn đến COMMON, sau đó các Cref sẽ thay đổi Vref, CAZ bù cho Voffset của mạch đệm khuếch đại, mạch tích phân và mạch so sánh. Trong suốt quá trình tích hợp tín hiệu, các vòng A-Z mở, lúc đó các tín hiệu IN HI và IN LO được nối với các chân ngoài. Khi đó bộ đảo sẽ tích phân tín hiệu giữa IN HI và IN LO trong khoảng thời gian xác định. Nếu trong chế...

    pdf11p zeroduong13 16-11-2010 70 29   Download

  • Chương trình liên kết hiển thị con trỏ của chuột lên màn hình, vì trong bộ nhớ của KIT không hỗ trợ kí hiệu con trỏ nên ta thay con trỏ như một dấu chấm. Đầu tiên tín hiệu xung và dữ liệu của mouse được đưa vào chương trình chuyển đổi(phần trước) nhận biết được nút trái hay phải được nhấp và cho biết toạ độ của mouse. Tín hiệu toạ độ của chuột sẽ làm tín hiệu để so sánh với hàng cột của điểm ảnh do chương trình Vga_sync( phần trước).

    pdf15p zeroduong13 16-11-2010 70 29   Download

  • Sau khi soạn thảo và lưu một project, ta tiến hành biên dịch với các bước như sau: Xác định tập tin cần dịch :File\Project\Set Project To Current File Biên dịch : Max+Plus II\ Compiler(hoặc vào File\ project\ Save & Compiler..), cửa sổ Compiler xuất hiện : Nhấp vào nút Start để bắt đầu biên dịch.

    pdf10p zeroduong13 16-11-2010 74 26   Download

  • Giao diện đồ họa Sau khi setup MAX+PLUS®II, chúng ta phải setup license cho chương trình MAX+PLUS®II. Nếu không, tuy chương trình được setup xong nhưng MAX+PLUS®II chỉ cho phép dùng một số trình ứng dụng của MAX+PLUS®II, còn lại một số trình ứng dụng khác không thể sử dụng được. Chúng ta có thể tải license trên webside của Altera tại www.Altera.com. Đây chỉ là bảng miễn phí dành cho sinh viên nghiên cứu, không phải là bảng full. Muốn có bảng full, chúng ta phải mua qua mạng.

    pdf13p zeroduong13 16-11-2010 62 23   Download

  • Viết chương trình dịch 8 led từ trái sang phải và ngược lại 1. Mô hình Dùng chương trình Graphic Editor của phần mềm Maxplus có hỗ trợ một số IC đơn giản như: các cổng, IC đếm, đa hợp… và có thể mô phỏng chương trình đã biên soạn. Như bài bên dưới, ta đưa ra mô hình gồm IC đếm 4 bit và IC giải mã 74LS138. Khi có xung thì bộ đếm 4 bit sẽ bắt đầu đếm từ 0000 đến 1111 nhưng ta chỉ cần đếm từ 000 đến 111 nên chỉ chọn 3 ngõ ra...

    pdf12p zeroduong13 16-11-2010 77 23   Download

  • Cửa sổ Timing Simulator Click vào Start để bắt đầu mô phỏng. Nếu mô phỏng thành công màn hình sẽ hiển thị thông báo sau: Click OK. Sau đó click vào Open SCF để xem dạng sóng mô phỏng. Hình: Màn hình chọn thời gian mô phỏng. VIII. Nạp chương trình vào KIT UP2 Khi soạn thảo, gán chân và biên dịch xong, chương trình sẽ tạo ra file .pof là file để nạp vào chip.

    pdf7p zeroduong13 16-11-2010 60 22   Download

  • Các logic block Cấu trúc và nội dung của logic block được gọi là kiến trúc của nó. Kiến trúc của logic block có thể được thiết kế theo nhiều cách khác nhau. Một số logic block có thể chỉ đơn giản là các cổng AND hai ngõ nhập. Các logic block khác có cấu trúc phức tạp hơn như các multiplexer hay các bảng dò tìm (look-up table). Trong một số loại FPGA, các logic block có thể có cấu trúc hoàn toàn giống PAL.

    pdf7p zeroduong13 16-11-2010 167 83   Download

  • lưu đồ thiết kế cơ bản để xây dựng các ứng dụng cho vi điều khiển và FPGA như hình 5. Đầu tiên phải tìm ra đặc tính cho hệ thống đang thiết kế. Sau đó, xác định lối vào nào là giá trị cho hệ thống và lối ra nào sẽ phát. Vào lúc này, hệ thống phải phân chia các hàm giữa vi điều khiển và FPGA. Một số tín hiệu lối vào sẽ đưa vào vi điều khiển, một số sẽ đưa vào FPGA và một số khác sẽ đi vào cả hai. Tương tự, một số...

    pdf8p zeroduong13 16-11-2010 162 75   Download

  • Nối mạch XS40 với một máy tính bằng một dây cáp 6’. Một đầu cáp được gắn vào cổng song song của máy tính và đầu kia nối đến bộ nối DB-25 (J1) ở phần trên của mạch XS40 (như hình 2). Kết nối một monitor VGA với mạch XS40 Ta có thể hiển thị hình ảnh trên một màn hình VGA bằng cách nối đến bộ nối 15 chân J12 ở phần dưới mạch XS40 (như hình 2). Ta sẽ phải download driver của VGA vào mạch XS40 để hiển thị hình ảnh. Kết nối chuột/bàn phím với mạch...

    pdf6p zeroduong13 16-11-2010 111 56   Download

  • IC 31/2 số chuyển đổi A/D hai độ dốc, công suất thấp, tính năng cao. Bao gồm bộ giải mã led 7 đoạn, bộ điều khiển hiển thị, tham chiếu và xung. ICL 7107 sẽ điều khiển trực tiếp công cụ phát sáng của diod (led), mang tính kết hợp của độ chính xác cao, tính linh hoạt và tính tiết kiệm. Mức 0 nhỏ hơn 10µA, điểm trôi 0 ít hơn 1µV/oC, ngõ vào dòng xiên của 10pA (Max) và lỗi nhỏ hơn 1 lần đếm. Ngõ vào vi sai và Vref được sử dụng trong toàn bộ hệ...

    pdf7p zeroduong13 16-11-2010 110 47   Download

  • Tham khảo sách 'thiết kế hệ thống xử lý ảnh video trên fpga (cycloneii)', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

    pdf230p 123859674 30-06-2012 121 43   Download

  • Board UP2 Education cung cấp các tài nguyên hỗ trợ cho chip FLEX10K. Chân của chip FLEX10K được gán lại cho công tắc và LEDs trên mạch. Kết nối JTAG chain với cáp ByteBlaster II. Socket cho cấu hình thiết bị EPC1. Hai nút công tắc tạm thời. Một công tắc DIP thuộc hệ 8. Hai Led 7 đoạn. Bộ dao động trên mạch (25.175 Mhz) Cổng VGA Cổng chuột Ba cổng mở rộng, mỗi cổng 42 chân I/O và 7 chân toàn cục. a. Nút ấn FLEX_PB1 và FLEX_PB2 FLEX_PB1 và...

    pdf9p zeroduong13 16-11-2010 85 40   Download

Đồng bộ tài khoản