Lập trình vhdl

Xem 1-20 trên 53 kết quả Lập trình vhdl
  • Sổ tay lập trình VHDL có kết cấu nội dung giới thiệu đến ngưới học các kiến thức cơ bản về ngôn ngữ VHDL với các cấu trúc cơ bản của VHDL, các đối tượng của dữ liệu, các kiểu dữ liệu, các toán từ,... Mời các bạn cùng tham khảo.

    pdf0p hoconganh_9x 23-09-2014 77 30   Download

  • Tham khảo tài liệu 'giáo trình kỹ thuật pld & asic - chương 2 ngôn ngữ lập trình vhdl', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

    pdf80p meoconlylom 05-07-2011 174 92   Download

  • (NB) Phần 2 Giáo trình Công nghệ vi điện tử gồm các nội dung: Bộ nhớ, cấu trúc linh kiện FPGA và các công nghệ lập trình, ngôn ngữ lập trình VHDL. Tham khảo nội dung giáo trình để nắm bắt nội dung chi tiết.

    pdf40p uocvong06 10-10-2015 37 19   Download

  • VHDL (Very high speed integrated circuit Hardware Description Language) là một trong các ngôn ngữ mô tả phần cứng được sử dụng rộng rãi hiện nay. VHDL là ngôn ngữ mô tả phần cứng cho các vi mạch tích hợp có tốc độ cao, được phát triển dùng cho chương trình VHSIC (Very High Speed Integrated Circuit) của bộ quốc phòng Mỹ.

    pdf82p phonglevanphong 11-03-2010 1147 445   Download

  • Giáo trình Điện tử số phần 2 với 4 chương còn lại trình bày về mạch phát xung và tạo dạng xung, bộ nhớ bán dẫn, logic lập trình, ngôn ngữ mô tả phần cứng VHDL. Tham khảo tài liệu này để giúp ích cho quá trình học tập và giảng dạy

    pdf119p lehanhtuyet 16-07-2014 158 58   Download

  • Introduction to Programmable Logic Architectures Trong một số chương trong quá khứ, chúng tôi đã được sử dụng Alteraâ € ™ sMAX PLUS II phần mềm để làm cho mạch thiết kế để tải về vào một thiết bị logic lập trình phức tạp (CPLD). đối xử với thiết bị này như một cái gì đó boxâ € "đen có chức năng chúng tôi thiết kế, nhưng có cấu trúc chúng ta không thực sự hiểu. Trong chương này, chúng tôi sẽ nhìn vào bên trong hộp....

    pdf34p hoatuongvihong 06-11-2011 44 9   Download

  • Ngôn ngữ VHDL cho người mới bắt đầu, VHDL là ngôn ngữ dùng để mô tả các hệ thống điện tử số và được sử dụng trong quá trình thiết kế.

    pdf22p sieukidvn 16-08-2010 336 210   Download

  • VDHL là Ngôn ngữ mô tả phần cứng cho các mạch tích hợp có tốc độ cao, là 1 loại Ngôn ngữ mô tả phần cứng được phát triển dùng cho chương trình VHSIC của bộ quốc phòng Mỹ. Mục tiêu của việc phát triển VHDL là có được Ngôn ngữ mô phỏng phần cứng tiêu chuẩn và thống nhất cho phép thử nghiệm các hệ thống nhanh hơn cũng như cho phép dễ dàng đưa các hệ thống đó vào ứng dụng trong thực tế...

    pdf104p nth0108 11-06-2012 264 113   Download

  • Trong phần này sẽ thiết kế các mạch flip flop, thanh ghi và mạch đếm dùng ngôn ngữ VHDL và sử dụng thiết bị lập trình. Các mạch flip flop bao gồm flip flop JK, flip flop T, flip flop D. Thanh ghi dịch bao gồm thanh ghi dịch nối tiếp sang nối tiếp, nối tiếp sang song song, mạch đếm vòng, mạch đếm JohnSon. Mạch đếm nhị phân, mạch đếm lên đếm xuống, mạch đếm BCD, mạch đếm đặt trước số đếm, mạch đếm có giải mã sang led 7 đoạn, mạch đếm giây, đếm phút giây,… ...

    pdf26p meoconlylom 05-07-2011 276 108   Download

  • Trong phần này sẽ thiết kế các mạch logic tổ hợp dùng ngôn ngữ VHDL và sử dụng thiết bị lập trình. Các mạch logic tổ hợp bao gồm mạch giải mã n đường sang m đường, mạch mã hoá m đường sang n đường, mạch dồn kênh và mạch phân kênh, mạch giải mã led 7 đoạn loại anode chung và cathode chung. Các thiết bị lập trình có thể dùng CPLD XC9572, XC 95144, Coolrunner XC2C256.

    pdf11p meoconlylom 05-07-2011 213 96   Download

  • Active HDL hỗ trợ cho việc khai báo các cổng vào, ra và các kiểu dữ liệu sẽ được tự động sinh ra sau khai báo ở cửa sổ dưới. Trong ví dụ dưới ta thấy có 3 tín hiệu vào là d, clk và Rst và một tín hiệu đầu ra là q. Khi khai báo các cổng vào ra xong thì chương trình sẽ tự động sinh ra cho chúng ta đoạn mã

    doc10p hoanghuong90 24-02-2011 354 93   Download

  • Ngôn ngữ VHDL cho người mới bắt đầu, VHDL là ngôn ngữ dùng để mô tả các hệ thống điện tử số và được sử dụng trong quá trình thiết kế.

    pdf82p vanmanh1008 24-06-2013 112 57   Download

  • Giới thiệu về HDLs và verilog. Mô hình cấu trúc chomạch luận lý tổ hợp Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra. Thời gian trễ truyền lan. Mô hình bảng sự thật chomạch luận lý tổ hợp và tuần tự với Verilog.HDLs (Hardware Description Languages) Không là một ngôn ngữ lập trình. Tựa C. Thêm những chức năng mô hình hóa, mô phỏng chức năng. Verilog vs. VHDL.

    pdf21p doanhung_dtvtk10 24-03-2013 129 46   Download

  • Tìm dạng tối thiểu hóa theo SOP của . Kiểm tra lại kết quả tính tay bằng nhập các hàm trên chưa rút gọn thông qua biểu diễn bẳng chân trị trong MAX+plus II bằng Waveform. Edit và complie nó. Ta độc được kết quả rút gọn trong file. Tìm dạng tối thiểu hóa theo PÓ của

    pdf11p kakahungkakahung 17-10-2012 158 35   Download

  • Bài giảng Thiết kế IC với mục tiêu giúp sinh viên nắm bắt được kiến thức cơ bản và ứng dụng của các IC lập trình mô tả phần cứng được; nắm bắt được các nguyên lý lập trình mô tả phần cứng và các cấu trúc lập trình cơ bản, minh họa bằng ngôn ngữ VHDL... Mời các bạn cùng tìm hiểu và tham khảo nội dung thông tin tài liệu.

    pdf324p huyenngoc0628 02-11-2015 32 19   Download

  • Counters and Shift Registers Bộ đếm và đăng ký thay đổi là hai lớp quan trọng của mạch tuần tự. Trong đơn giản điều khoản, truy cập là một mạch đếm xung. Như vậy, nó được sử dụng nhiều trong mạch ứng dụng, chẳng hạn như tính sự kiện và trình tự, thời gian, phân chia tần số, và kiểm soát.

    pdf94p hoatuongvihong 06-11-2011 45 10   Download

  • Tham khảo tài liệu 'digital design width cpld application and vhdl - appendix', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

    pdf184p hoatuongvihong 06-11-2011 36 9   Download

  • Bất kỳ đối tượng có thể được khai báo trong phần khai báo kiến trúc có thể được khai báo trong phần khai báo khối. Quá trình tổng hợp sản xuất một netlist cửa mức độ tối ưu hóa từ tất cả các yếu tố đầu vào. Trong các phần tiếp theo, mỗi của các đầu vào mô tả, và chúng tôi thảo luận về các quá trình tổng hợp chi tiết hơn.

    pdf50p kennguyen3 01-11-2011 29 8   Download

  • Tất cả các tính năng này cung cấp cho các nhà thiết kế khả năng tạo ra timingaccurate FPGA hoặc các thư viện ASIC. Các công cụ diễn ra và tuyến đường tạo ra một số các tập tin đầu ra, như chúng ta đã thấy trong chương cuối cùng. Các mô phỏng VITAL sử dụng hai trong số những tập tin này. Đầu tiên là netlist VHDL.

    pdf47p kennguyen3 01-11-2011 38 8   Download

  • Những cửa netlists mức độ hiện nay có thể được tối ưu hóa cho khu vực, tốc độ, testability, và như vậy. Quá trình tổng hợp được thể hiện trong hình 9-1. Các đầu vào cho quá trình tổng hợp là một RTL (Cấp Chuyển giao) VHDL mô tả, hạn chế mạch và các thuộc tính về thiết kế, và một thư viện công nghệ.

    pdf50p kennguyen3 01-11-2011 29 5   Download

Đồng bộ tài khoản