Link xem tivi trực tuyến nhanh nhất xem tivi trực tuyến nhanh nhất xem phim mới 2023 hay nhất xem phim chiếu rạp mới nhất phim chiếu rạp mới xem phim chiếu rạp xem phim lẻ hay 2022, 2023 xem phim lẻ hay xem phim hay nhất trang xem phim hay xem phim hay nhất phim mới hay xem phim mới link phim mới

intTypePromotion=1
ADSENSE

Bài giảng Kỹ thuật điện tử: Phần 2 - Trường ĐH Lâm nghiệp

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:86

9
lượt xem
3
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tiếp nội dung phần 1, Bài giảng Kỹ thuật điện tử: Phần 2 cung cấp cho người học những kiến thức như: Mạch khuếch đại; phần tử nhiều mặt ghép P-N. Mời các bạn cùng tham khảo!

Chủ đề:
Lưu

Nội dung Text: Bài giảng Kỹ thuật điện tử: Phần 2 - Trường ĐH Lâm nghiệp

  1. Chương 4 TRANSISTOR 4.1. Cấu tạo, nguyên lý làm việc, đặc tuyến và tham số của transistor lưỡng cực (BJT- Bipolar Junction Transistor) 4.1.1. Cấu tạo BJT Transistor có cấu tạo gồm các miền bán dẫn P và N xen kẽ nhau, tùy theo trình tự sắp xếp các miền P và N mà ta có hai loại cấu trúc điển hình là PNP và NPN. Hình 4.1. Mô hình lý tưởng hóa và kí hiệu của transistor pnp (a) và npn (b) Miền bán dẫn thứ nhất của transistor là miền Emitơ với đặc điểm là có nồng độ tạp chất lớn nhất, điện cực nối với miền này gọi là cực Emitơ. Miền thứ hai là miền Bazơ với nồng độ tạp chất nhỏ nhất và độ dày của nó nhỏ cỡ μm, điện cực nối với miền này gọi là cực Bazơ. Miền còn lại là miền Colectơ với nồng độ tạp chất trung bình và điện cực tương ứng là colectơ. Tiếp giáp p-n giữa miền emitơ và bazơ gọi là tiếp giáp emitơ (JE), tiếp giáp p-n giữa miền bazơ và miền colectơ là tiếp giáp colec tơ (JC). Về mặt cấu trúc có thể coi transistor như hai diode mắc đối nhau. Về kí hiệu transistor cần chú ý là mũi tên đặc ở giữa cực emitơ và bazơ và có chiều từ bán dẫn P sang bán dẫn N. 4.1.2. Nguyên lý làm việc của BJT Để transistor làm việc, người ta phải đưa điện áp một chiều tới các điện cực của nó, gọi là phân cực cho transistor. Tùy theo điện áp đặt vào các cực mà 57
  2. transistor làm việc ở chế độ khác nhau. Có ba chế độ làm việc của transistor: chế độ khuếch đại, chế độ cắt dòng và chế độ bão hòa.  Chế độ khuếch đại là chế độ mà transistor hoạt động trong vùng tuyến tính. Để transistor làm việc ở chế độ khuếch đại thì cần phân cực cho transistor nghĩa là cấp nguồn điện một chiều sao cho chuyển tiếp Emitơ JE phân cực thuận, chuyển tiếp Colectơ JC phân cực ngược. Chế độ này được sử dụng trong các mạch khuếch đại các tín hiệu nhỏ, mạch tạo dao động.  Chế độ bão hòa là chế độ khi tăng dòng IB nhưng dòng IC giữ không đổi. Ở chế độ bão hòa ta phải cung cấp nguồn điện một chiều lên các cực của transistor sao cho cả hai chuyển tiếp emitơ JE và chuyển tiếp colectơ JC đều phân cực thuận. Khi đó điện trở của hai chuyển tiếp JE và JC rất nhỏ. Dòng điện qua transistor IC khá lớn và gần bằng dòng bão hòa.  Chế độ cắt dòng: Khi điện áp vào Vin = 0 thì transistor sẽ ở trong trạng thái khóa (off). Ở chế độ cắt dòng ta phải cung cấp nguồn điện một chiều lên các cực sao cho cả hai chuyển tiếp emitơ JE và chuyển tiếp colectơ JC đều phân cực ngược. Lúc này điện trở của transistor rất lớn và qua transistor chỉ có dòng điện ngược rất nhỏ của chuyển tiếp colectơ ICB0. Chế độ bão hòa và chế độ cắt dòng thường được sử dụng trong các mạch xung, mạch số. Đối với chế độ khuếch đại thì JE phân cực thuận và JC phân cực ngược như hình 4.2. Hình 4.2. Sơ đồ phân cực của transistor NPN (a) và PNP (b) Để phân tích nguyên lý làm việc ta lấy transistor PNP làm ví dụ. Do JE phân cực thuận các hạt đa số (lỗ trống) từ miền E phun qua JE tạo nên dòng emitơ IE. Chúng tới vùng bazơ trở thành hạt thiểu số và tiếp tục khuếch tán sâu vào vùng bazơ hướng tới JC. Trên đường khuếch tán một phần nhỏ bị tái hợp với hạt đa số của bazơ tạo nên dòng điện cực bazơ IB. Do cấu tạo miền bazơ mỏng nên gần như toàn 58
  3. bộ các hạt khuếch tán tới được bờ của JC và bị trường gia tốc (do JC phân cực ngược) cuốn qua tới được miền colectơ tạo nên dòng điện colectơ IC. Qua việc phân tích trên rút ra được hệ thức cơ bản về các dòng điện trong transistor (hệ thức gần đúng do bỏ qua dòng ngược của JC): (4-1) Để đánh giá mức hao hụt dòng khuếch tán trong vùng bazơ người ta định nghĩa hệ số truyền đạt dòng điện α của transistor. (4-2) Hệ số α xác định chất lượng của transistor, transistor loại tốt thì α có giá trị càng gần 1. Để đánh giá tác dụng điều khiển của dòng điện IB tới dòng colectơ IC, người ta định nghĩa hệ số khuếch đại dòng điện β của transistor. (4-3) β thường có giá trị trong khoảng vài chục đến vài trăm. Từ các biểu thức (4-1), (4-2), (4-3) ta suy ra vài hệ thức hay sử dụng đối với transistor: (4-4) (4-5) 4.1.3. Tham số của transistor Dòng ICmax là dòng qua cực colector lớn nhất trong thời gian dài mà không làm transistor nóng quá nhiệt độ cho phép. Điện áp UCmax là điện áp lớn nhất đặt vào hai cực colector - emitơ (trong sơ đồ EC hoặc CC) hoặc bazơ - colectơ (trong sơ đồ BC) mà không làm chuyển tiếp colectơ bị đánh thủng. Hệ số α: Xác định chất lượng của transistor (càng gần 1 càng tốt). Hệ số β: Hệ số khuếch đại dòng điện tĩnh, cho biết khả năng khuếch đại dòng điện của transistor. 59
  4. 4.1.4. Cách mắc transistor và tham số ở chế độ tín hiệu nhỏ Khi sử dụng về nguyên tắc có thể lấy 2 trong 3 số cực của transistor là đầu vào và cực thứ 3 còn lại cùng với một cực đầu vào làm đầu ra. Như vậy, có tất cả 6 cách mắc khác nhau. Nhưng dù mắc thế nào cũng cần có một cực chung cho cả đầu vào và đầu ra. Trong 6 cách mắc đó chỉ có 3 cách là transistor có thể khuếch đại công suất đó là cách mắc chung emitơ (EC), chung bazơ (BC), chung colectơ (CC) như hình 4.3. Ba cách mắc còn lại không có ứng dụng trong thực tế. Hình 4.3. Phương pháp mắc transistor trong thực tế Từ cách mắc được dùng trong thực tế của transistor về mặt sơ đồ có thể coi transistor là một phần tử 4 cực gần tuyến tính có 2 đầu vào và 2 đầu ra (hình 4.4). Hình 4.4. Transistor như một mạng bốn cực Có thể viết ra 6 cặp phương trình mô tả quan hệ giữa đầu vào và đầu ra của mạng 4 cực trong đó dòng điện và điện áp là những biến số độc lập. Nhưng trong thực tế tính toán thường dùng nhất là 3 cặp có phương trình tuyến tính sau: Cặp phương trình trở kháng có được khi coi các điện áp là hàm, các dòng điện là biến có dạng sau: U1  f ( I1 , I 2 )  r11.I1  r12 .I 2  r11 r12   I1   =  . I   2 U  f ( I1 , I 2 )  r .I 21 1  r . 22 2I  21 22   2  r r 60
  5. Cặp phương trình dẫn nạp có được khi coi các dòng điện là hàm của các biến điện áp:  I1  f (U1 ,U 2 )  g11.U1  g12 .U 2  g11 g12  U1   =  . U   2 I  f (U1 , U 2 )  g 21 . U 1  g 22 . U 2  21 22   2  g g Cặp phương trình hỗn hợp: U1  f ( I1 ,U 2 )  h11.I1  h12 .U 2  h11 h12   I1   = .   I 2  f ( I1 , U 2 )  h21.I1  h22 .U 2  h21 h22  U 2  Trong đó rij, gij, hij tương ứng là các tham số trở kháng, dẫn nạp và hỗn hợp của transistor. Bằng cách lấy vi phân toàn phần các hệ phương trình trên, ta sẽ xác định được các tham số vi phân tương ứng của transistor. Khi xác định đặc tuyến tĩnh (chế độ chưa có tín hiệu đưa tới) của transistor, dùng hệ phương trình hỗn hợp là thuận tiện vì khi đó dễ dàng xác định các tham số của hệ phương trình này. 4.1.5. Các họ đặc tuyến tĩnh của transistor Đặc tuyến tĩnh dựa vào các hệ phương trình nêu trên ta có thể đưa ra các tuyến tĩnh của transistor khi coi một đại lượng là hàm của một biến còn đại lượng thứ ba coi như một tham số. Trong trường hợp tổng quát có 4 họ đặc tuyến tĩnh: Đặc tuyến vào: I vao = f(Uvao ) U ra const Đặc tuyến phản hồi: Uvao = f(Ura ) I vao const Đặc tuyến truyền đạt: I ra = f(Ivao ) U ra const Đặc tuyến ra: I ra = f(Ura ) I vao  const Tùy theo cách mắc transistor khác nhau mà các quan hệ này có tên gọi cụ thể dòng điện và điện áp khác nhau, ví dụ kiểu mắc EC: đặc tuyến vào là quan hệ: I B = f(U BE ) U CE  const 61
  6. 4.2. Các dạng mắc mạch cơ bản của transistor và họ đặc tuyến 4.2.1. Sơ đồ emitơ chung (EC) Trong cách mắc EC, điện áp vào được mắc giữa cực Bazơ và cực Emitơ, còn điện áp lấy ra từ cực Colectơ và cực Emitơ. Sơ đồ xác định đặc tuyến như hình 4.5. Dòng điện vào, điện áp vào, dòng điện ra, điện áp ra được đo bằng miliampe kế và vôn kế như hình vẽ. Hình 4.5. Sơ đồ xác định đặc tuyến của transistor khi mắc EC a) Đặc tuyến vào Đặc tuyến vào là quan hệ giữa dòng điện vào IB biến thiên theo điện áp vào UBE khi điện áp ra UCE giữ không đổi: I B = f(U BE ) U CE  const Để có được đặc tuyến vào trong cách mắc EC cần giữ UCE ở một giá trị không đổi, thay đổi giá trị điện áp UBE và ghi lại giá trị dòng IE tương ứng, biểu diễn kết quả này trên trục tọa độ IB, UBE. Ta dùng các nguồn U1, U2 để phân cực cho các tiếp giáp JE, JC. Để xác định đặc tuyến vào, cần giữ UCE = const, thay đổi trị số điện áp UBE bằng cách điều chỉnh biến trở VR1 và ghi lại các giá trị tương ứng IB, thay đổi UCE đến một giá trị khác và làm tương tự ta sẽ nhận được họ đặc tuyến vào như hình 4.6. Hình 4.6. Họ đặc tuyến vào của transistor khi mắc EC 62
  7. Nhận xét: Ta thấy, đặc tuyến vào giống như đặc tuyến thuận của tiếp giáp P-N. Khi UBE > U0 thì dòng IB tăng nhanh theo UBE. Ứng với một giá trị của UBE khi tăng UCE thì đặc tuyến dịch sang phải, dòng IB giảm, vì: Khi tăng UCE tức là UCE = UCB + UBE, coi UBE là hằng số, tức là tăng UCB, điện áp ngược của tiếp giáp JC tăng vùng nghèo mở rộng chủ yếu về miền bazơ pha tạp ít, do đó khả năng tái hợp của điện tử và lỗ trống trong miền gốc giảm, do đó dòng IB giảm. b) Đặc tuyến ra Đặc tuyến ra là quan hệ giữa dòng điện ra IC biến thiên theo điện áp ra UCE khi dòng điện vào IB giữ không đổi: I C = f(UCE ) I B  const Để có được đặc tuyến vào trong cách mắc EC, cần giữ IB ở một giá trị không đổi, thay đổi giá trị điện áp UCE và ghi lại giá trị dòng IC tương ứng, biểu diễn kết quả này trên trục tọa độ IC, UCE. Hình 4.7. Đặc tuyến truyền đạt (a) và đặc tuyến ra (b) của transistor trong cách mắc EC đối với transistor NPN Nhận xét: Họ đặc tuyến ra chia làm ba vùng: vùng khuếch đại (tích cực), bão hòa và cắt dòng. + Vùng khuếch đại: Độ dốc của đặc tuyến là nhỏ nhất, dòng điện IB gần như tỷ lệ thuận với UBE. Khi tăng UCE độ rộng hiệu dụng miền bazơ làm cho hạt dẫn đến colectơ nhiều hơn, do đó IC tăng lên. Khi UCE giảm xuống 0 thì IC cũng giảm về 0. Vì khi đó JC phân cực thuận sẽ đẩy những hạt thiểu số tạo thành dòng colectơ quay trở lại miền bazơ làm IC giảm xuống 0. Nếu tăng UCE quá lớn thì dòng IC sẽ tăng lên 63
  8. đột ngột, transistor bị đánh thủng. Cùng một giá trị UCE, dòng IB tăng thì dòng IC cũng tăng theo. + Vùng cắt dòng: Với tiếp giám JC phân cực ngược, JE phân cực ngược hoặc UBE = 0, dòng điện trên cực góp chỉ là dòng điện ngược của tiếp giáp JC, iC = iCB0 = 0. + Vùng bão hòa: Là vùng mà mọi giá trị IB khác nhau thì dòng IC chỉ có một giá trị cố định. Khi đó điện áp giữa các cực của transistor rất nhỏ và transistor có thể xem như quy tụ thành một điểm. c) Đặc tuyến truyền đạt Đặc tuyến truyền đạt là quan hệ giữa dòng điện ra IC biến thiên theo dòng điện vào IB khi điện áp ra UCE giữ không đổi. I C = f(I B ) U CE  const Để vẽ đặc tuyến này có hai cách: Bằng thực nghiệm hoặc suy ra từ đặc tuyến ra (hình 4.7a). Bằng thực nghiệm: Giữ nguyên điện áp UCE, thay đổi dòng vào IB, ghi lại kết quả tương ứng dòng IC, sau đó biểu diễn trên tọa độ IC, IB . Bằng cách suy từ đặc tuyến ra: Tại vị trí UCB cho trước trên đặc tuyến ra, vẽ đường song song với trục tung, đường này cắt đặc tuyến ra ở những điểm khác nhau.Tương ứng với giao điểm này tìm được giá trị IC. Trên tọa độ IC, IE vẽ những điểm có tọa độ IC, IE vừa tìm được. 4.2.2. Sơ đồ bazơ chung (BC) Tín hiệu vào được đặt giữa hai cực emitơ và bazơ, còn tín hiệu ra lấy từ cực colectơ và bazơ. Sơ đồ xác định đặc tuyến như hình 4.8. Hình 4.8. Sơ đồ xác định đặc tuyến của transistor khi mắc BC a) Đặc tuyến vào Đặc tuyến vào của transistor khi mắc BC là quan hệ giữa dòng điện vào IE biến thiên theo điện áp vào UEB khi điện áp ra UCB giữ không đổi: 64
  9. I E = f(U BE ) U CB  const Đặc tuyến vào cũng giống như đặc tuyến thuận của diode, khi tăng UEB thì dòng IE tăng tương ứng. Hình 4.9. Đặc tuyến vào của transistor khi mắc BC Ứng với cùng một giá trị của UEB khi tăng UCB thì dòng IE tăng vì: Tăng UCB làm điện áp phân cực ngược tại IC tăng, điện trường ngược tại vùng này chính là điện trường thuận đối với các hạt dẫn điện đa số ở miền phát làm cho các hạn dẫn điện từ miền bazơ chuyển sang miền colecttơ tăng, IC tăng do đó IE tăng. b) Đặc tuyến ra Đặc tuyến ra là quan hệ giữa dòng điện ra IC biến thiên theo điện áp UCB khi dòng điện vào IE giữ không đổi. I C = f(UCB ) I E  const Để nhận được đặc tuyến ra trong cách mắc BC, cần giữ IE ở một giá trị không đổi, thay đổi giá trị điện áp UCB và ghi lại giá trị dòng IC tương ứng, sau đó biểu diễn kết quả trên trục tọa độ IC, UCB (hình 4.10). Hình 4.10. Đặc tuyến truyền đạt và đặc tuyến ra của transistor mắc BC 65
  10. Nhận xét: - Khi UCB tăng lên, IC chỉ tăng không đáng kể, nghĩa là hầu hết các hạt dẫn được phun vào miền bazơ đều đến được colectơ; - Khi UCB giảm tới 0 thì dòng IC vẫn chưa giảm tới 0. Vì khi điện áp UCB giảm, bản thân chuyển tiếp colectơ vẫn còn điện thế tiếp xúc, chính điện thế tiếp xúc đã cuốn những hạt dẫn từ bazơ sang colectơ làm cho dòng IC tiếp tục chảy; - Nếu tăng điện áp ngược UCB đến một giá trị nhất định nào đó (gọi là điện áp đánh thủng) dòng IC tăng lên đột ngột có thể dẫn đến hỏng transistor. c) Đặc tuyến truyền đạt Đặc tuyến truyền đạt là quan hệ giữa dòng điện ra IC biến thiên theo dòng điện vào IE khi điện áp ra UCB giữ không đổi. I C = f(I E ) U CB  const Để vẽ đặc tuyến này có hai cách: + Bằng thực nghiệm: Giữ nguyên điện áp UCB, thay đổi dòng vào IE, ghi lại kết quả tương ứng dòng IC, sau đó biểu diễn trên tọa độ IC, IE; + Bằng cách suy từ đặc tuyến ra: Tại vị trí UCB cho trước trên đặc tuyến ra, vẽ đường song song với trục tung, đường này cắt đặc tuyến ra ở những điểm khác nhau. Tương ứng với giao điểm này tìm được giá trị IC. Trên tọa độ IC, IE vẽ những điểm có tọa độ IC, IE vừa tìm được (hình 4.10). 4.2.3. Mạch colectơ chung (CC) Trong cách mắc CC, điện áp vào được mắc giữa cực Bazơ và cực Colectơ, còn điện áp lấy ra từ cực Emitơ và cực Colectơ. Sơ đồ xác định đặc tuyến như hình 4.11. Hình 4.11. Sơ đồ xác định đặc tuyến của transistor khi mắc CC 66
  11. a) Đặc tuyến vào Đặc tuyến vào là quan hệ giữa dòng điện vào IB biến thiên theo điện áp vào UBC khi điện áp ra UEC giữ không đổi: I B = f(U BE ) U EC  const Để có được đặc tuyến vào trong cách mắc CC cần: Giữ UEC ở một giá trị không đổi, thay đổi giá trị điện áp UBC và ghi lại giá trị dòng IB tương ứng, biểu diễn kết quả này trên trục tọa độ IB, UBC (hình 4.12). Hình 4.12. Đặc tuyến vàocủa transistor khi mắc BC Nhận xét: - Đặc tuyến vào của cách mắc CC có dạng khác hẳn so với đặc tuyến vào của hai cách mắc EC và BC. Vì trong cách mắc CC điện áp vào UBC phụ thuộc rất nhiều vào điện áp ra UEC (khi làm việc ở chế độ khuếch đại, điện áp UBE đối với transistor Si luôn giữ khoảng 0,7 V còn transistor Ge vào khoảng 0,3 V; trong khi điện áp UEC biến đổi trong khoảng rộng); - Khi điện áp vào UCB tăng thì UBE giảm, làm cho IB cũng giảm. b) Đặc tuyến ra Đặc tuyến ra là quan hệ giữa dòng điện ra IE biến thiên theo điện áp ra UEC khi dòng điện vào IB giữ không đổi. I E = f(U EC ) I B  const Trong thực tế coi cho nên đặc tuyến ra và đặc truyến truyền đạt tương tự như trường hợp mắc chung emitơ (hình 4.13). 67
  12. Hình 4.13. Đặc tuyến truyền đạt và đặc tuyến ra của transistor khi mắc BC 4.3. Đường tải tĩnh và điểm công tác tĩnh 4.3.1. Xác định đường tải tĩnh và điểm công tác tĩnh Đường tải tĩnh được vẽ trên đặc tuyến ra tĩnh của transistor để nghiên cứu dòng điện và điện áp khi nó mắc trong mạch cụ thể nào đó (khi có tải). Điểm công tác tĩnh là điểm nằm trên đường tải tĩnh xác định dòng điện và điện áp trên transistor khi không có tín hiệu đặt vào, nghĩa là xác định điều kiện phân cực tĩnh cho transistor. Để hiểu rõ về đường tải tĩnh và điểm công tác tĩnh, ta xét trường hợp transistor loại npn mắc chung emitơ. Xây dựng đường tải tĩnh như hình 4.14. Hình 4.14. Xây dựng đường tải tĩnh a. Sơ đồ mạch EC khi có tải; b. Đặc tuyến ra tĩnh và đường tải tĩnh 68
  13. Phương trình quan hệ dòng và áp ở mạch có dạng: UCE = ECC – IC .Rt Nếu điện áp phân cực UBE làm cho transistor khóa, khi đó IC = 0 và ta có: UCE = ECC – 0. Rt = ECC = 20 V. Như vậy điểm có tọa độ (IC = 0, UCE = 20 V) là điểm A trên đặc tuyến ra. Nếu tăng UBE làm cho transistor mở và IC = 0,5 mA, khi đó ta tìm được: UCE = 20 V – 5 V = 15 V, trên đặc tuyến ra đó là điểm B có tọa độ (0,5 mA; 15 V). Bằng cách tăng UBE, làm tương tự như trên có thể vẽ được ví dụ các điểm ứng với tọa độ sau: Điểm C ứng với IC = 1 mA; UCE = 10 V; Điểm Đ ứng với IC = 1,5 mA; UCE = 5 V; Điểm E ứng với IC = 2 mA; UCE = 0 V. Nối các điểm trên đây ta sẽ được một đường thẳng đó là đường tải tĩnh với Rt = 10 kΩ. Có thể vẽ được bằng cách chọn 2 điểm đặc biệt, điểm cắt trục tung E (UCE = 0; IC = Ucc/Rt) và điểm cắt trục hoành A (UCE = UCC = 20 V; IC = 0). Qua những điểm phân tích trên thấy rằng đường tải chính là đồ thị biến thiên của dòng IC theo điện áp UCE ứng với điện trở tải Rt và điện áp nguồn ECC nhất định. Trong 3 giá trị IC, IB, UCE chỉ cần biết một rồi căn cứ vào từng giá trị tải xác định hai giá trị còn lại. Cần nhấn mạnh là đường tải vẽ ở trường hợp trên chỉ đúng trong trường hợp ECC = 20 V và Rt = 10 kΩ. Khi thay đổi các điều kiện này phải vẽ đường tải khác. Khi thiết kế mạch, điểm công tác tĩnh là điểm được chọn trên đường tải tĩnh. Như trên đã nói, điểm này xác định giá trị dòng IC và điện áp UCE khi không có tín hiệu đặt vào. Khi có tín hiệu đặt vào, dòng IB biến đổi theo sự biến đổi của biên độ tín hiệu, dẫn tới dòng IC biến đổi, kết quả là điện áp ra trên tải biến đổi giống như quy luật biến đổi của tín hiệu đầu vào. Với sơ đồ nguyên lý như hình 4.14a trên đường tải tĩnh 10 kΩ giả thiết chọn điểm công tác tĩnh Q như hình 4.15. Ứng với điểm Q này có IB = 20 μA. IC = 1 mA; UCE = 10 V 69
  14. Hình 4.15. Chọn điểm công tác tĩnh Khi IB tăng từ 20 μA đến 40 μA, trên hình 4.15 ta thấy IC = 19,5 mA. Và: UCE = UCC - IC Rt = 20 V – 19,5 mA. 10 kΩ = 0,5 V Có thể thấy rằng khi ΔIB = 20 μA thì có Δ UCE = -9,5 V. Khi IB giảm 20 μA xuống 0 thì IC giảm xuống chỉ còn 0,05 mA Và: UCE = 20 V – (0,05 mA.10 kΩ) = 19,5 V Tức là khi IB giảm đi một lượng ΔIB = 20 μA làm cho UCE tăng lên một lượng ΔUCE = + 9,5 V. Tóm lại nếu chọn điểm công tác Q như trên thì ở đầu ra của mạch có thể nhận được sự biến đổi cực đại điện áp ΔUCE = ± 9,5 V. Nếu chọn điểm công tác khác như Q’, tính toán như trên thì ta thấy ΔUCE = ± 4,75 V. Nghĩa là biên độ biến đổi cực đại điện áp ra đảm bảo không méo dạng lúc này chỉ là ± 4,75 V. Như vậy, việc chọn điểm công tác tĩnh trên hoặc dưới điểm Q sẽ dẫn tới biến thiên cực đại của điện áp ra trên tải (đảm bảo không méo dạng) đều nhỏ hơn 9,5 V. Hay để có biên độ điện áp ra cực đại, không làm méo dạng tín hiệu, điểm công tác tĩnh phải chọn ở giữa đường tải tĩnh. Cũng cần nói thêm là khi điện áp ra không yêu cầu nghiêm ngặt về độ méo thì điểm công tác tĩnh có thể chọn ở những điểm thích hợp trên đường tải tĩnh. 70
  15. 4.3.2. Ổn định điểm công tác tĩnh khi nhiệt độ thay đổi Transistor là một linh kiện rất nhạy cảm với nhiệt độ, do đó trong những sổ tay hướng dẫn sử dụng transistor người ta thường cho dải nhiệt độ làm việc cực đại của transistor. Ngoài giới hạn nhiệt độ kể trên transistor sẽ bị hỏng hoặc không làm việc. Ngay trong khoảng nhiệt độ cho phép transistor làm việc bình thường thì sự biến thiên nhiệt độ cũng ảnh hưởng đến tham số của transistor. Hai đại lượng nhạy cảm với nhiệt độ nhất là điện áp UBE và dòng ngược IB0. Ví dụ: Đối với transistor silic, hệ số nhiệt độ của UBE (ΔUBE/ΔT) là -2,2 mV/ C, còn đối với transistor gecmani là 1,8 mV/0C. Đối với IcB0 nói chung khi 0 nhiệt độ tăng lên 100C giá trị dòng ngược này tăng lên 2 lần. Khi transistor làm việc, dòng ngược IcB0 chảy qua chuyển tiếp này như đã biết rất nhạy cảm với nhiệt độ, khi nhiệt độ tăng sự phát xạ cặp điện tử, lỗ trống tăng, dòng IcB0 tăng, từ quan hệ: IC = IB + (α +1) IcB0 Có thể thấy rằng dòng IcB0 tăng làm cho dòng IC tăng (dù cho giả thiết rằng IB và α không đổi). Dòng IC tăng nghĩa là mật độ các hạt dẫn qua chuyển tiếp colectơ tăng lên làm sự va chạm giữa các hạt với mạng tinh thể tăng. Nhiệt độ tăng làm cho IcB0 tăng chu kì lại lặp lại như trên làm dòng IC và nhiệt độ của transistor tăng mãi. Hiện tượng này gọi là hiệu ứng quá nhiệt. Hiệu ứng quá nhiệt đưa tới: Làm thay đổi điểm công tác tĩnh và nếu không có biện pháp hạn chế thì sự tăng nhiệt độ có thể làm hỏng transistor. Sự thay đổi nhiệt độ cũng làm cho UBE thay đổi và do đó làm thay đổi dòng IC dẫn tới thay đổi điểm công tác tĩnh. Trong những điều kiện thông thường ảnh hưởng của dòng IcB0 đến IC nhiều hơn so với UBE. Bởi vậy, khi nói ảnh hưởng của nhiệt độ đến điểm công tác tĩnh thường chỉ quan tâm đến dòng IcB0. Như vậy, sự ổn định nhiệt độ ở đây hàm ý chỉ sự thay đổi dòng IC khi dòng IcB0 thay đổi có thể định nghĩa hệ số ổn định nhiệt của transistor như sau: I C S= ; I cB 0 I C  h21e I B  (1  h21e ) I cB 0 Từ định nghĩa này thấy rằng S càng nhỏ thì tính ổn định nhiệt càng cao. 4.4. Các phương pháp phân cực cho transistor 4.4.1. Phân cực transistor bằng dòng cố định Phân cực bằng dòng cố định là phương pháp tạo ra dòng điện không đổi trong suốt quá trình làm việc của transistor. 71
  16. Giả sử ta có sơ đồ phân cực như hình 4.16. Hình 4.16. Sơ đồ phân cực dòng cố định Dòng IB được cố định bằng nguồn EC và điện trở RB. Ta có: EC  U BE IB = RB Khi làm việc UBE rất nhỏ có thể bỏ qua: U BE  (0,3  0,7)V Nhận xét: - Độ ổn định nhiệt khá lớn và nó phụ thuộc vào hệ số khuếch đại dòng điện của transistor; - Phương pháp phân cực này được sử dụng khi yêu cầu về độ ổn định nhiệt độ cao. 4.4.2. Phân cực transistor bằng điện áp phản hồi Một phần điện áp ra UCE được đưa về đầu vào qua RB tạo nên dòng IB điều khiển cho sơ đồ. Sơ đồ phân cực như hình 4.17. Hình 4.17. Sơ đồ phân cực bằng điện áp phản hồi 72
  17. Trong sơ đồ RB được nối trực tiếp giữa cực Colectơ và cực Bazơ. Sự khác nhau cơ bản giữa mạch phân cực bằng điện áp phản hồi và phân cực bằng dòng cố định là: Trong mạch phân cực bằng điện áp phản hồi bao hàm cơ chế dòng IB cảm biến theo điện áp (hoặc dòng điện) ở mạch ra, còn trong mạch phân cực bằng dòng cố định thì không có điều này. Từ sơ đồ phân cực ta có các phương trình sau: + Phương trình điện áp ở mạch ra: EC = (IB + IC ) RC + UCE + Phương trình điện áp ở mạch vào: EC = (IB + IC ) RC +IB RB + UBE Vì UBE nhỏ nên có thể bỏ qua. Từ hai phương trình điện đáp ở trên suy ra: IB R B UCE Nếu nhiệt độ tăng → ICB0 tăng → IC tăng → UCE giảm → IB giảm → IC giảm. Nếu nhiệt độ giảm → ICB0 giảm → IC giảm → UCE tăng → IB tăng → IC tăng. Nếu lợi dụng sự tăng của dòng IC này làm giảm dòng IB khiến dòng IC giảm bớt, kết quả là dòng IC trở lại giá trị ban đầu. Như vậy, với cơ cầu hồi tiếp này dòng IC được giữ tương đối ổn định. Nhận xét: Sơ đồ này có độ ổn định nhiệt tốt hơn mạch phân cực bằng dòng cố định, tuy nhiên cả hai mạch phân cực này không thể tăng độ ổn định nhiệt lên cao vì điểm làm việc tĩnh và độ ổn định nhiệt của mạch phụ thuộc lẫn nhau nên chất lượng ổn định không cao. 4.4.3. Phương pháp tự phân cực (Phân cực bằng dòng emitơ) Sơ đồ phân cực như hình 4.18. Hình 4.18. Sơ đồ tự phân cực 73
  18. Ở sơ đồ này, điện trở R1, R2 tạo thành bộ phân áp tạo điện áp UB đặt vào cực gốc của transistor. Ta có: U E U B  U BE IE =  RE RE Vì dòng IB nhỏ nên dòng qua R1 bằng dòng qua R2. Do đó, ta suy ra được: EC UB = .R2 R1  R2 UB Nếu UBE rất nhỏ so với UB, thì I E   const . RE Nếu t0 tăng → ICB0 tăng → IC tăng → IE tăng → UE tăng → UBE giảm → transistor khóa bớt lại làm giảm dòng IB → giảm dòng IE → IC giảm. Nếu t0 giảm → ICB0 giảm → IC giảm → IE giảm → UE giảm → UBE tăng → transistor mở thêm làm tăng dòng IB → tăng dòng IE → IC tăng. Nhận xét: Sơ đồ có độ ổn định nhiệt cao, đây là sơ đồ phân cực cơ bản được sử dụng nhiều trong thực tế. 4.5. Transistor trường (FET - Field Effect Transistor) Transistor trường (transistor hiệu ứng trường) là một loại transistor đơn cực, làm việc dựa trên hiệu ứng trường và là dụng cụ điều khiển bằng điện áp và chỉ dẫn điện bằng một loại hạt dẫn (N hoặc P). FET chia ra làm hai loại: + Loại có cực cửa tiếp giáp JFET; + Loại có cực cửa cách ly MOSFET. JFET MOSFET Hình 4.19. Hình ảnh các loại transistor trường 74
  19. 4.5.1. Transistor có cực cửa tiếp giáp JFET (Junction gate Field - Effect Transistor) 4.5.1.1. Cấu tạo và kí hiệu Trên một khối bán dẫn n (hoặc p) có nồng độ tạp chất thấp người ta tạo ra xung quanh nó một lớp bán dẫn loại p (hoặc n) có nồng độ tạp chất cao. a) Sơ đồ cấu tạo JFET b) Kí hiệu JFET Hình 4.20. Sơ đồ cấu tạo và kí hiệu JFET Toàn bộ cấu trúc lấy ra ba điện cực: cực nguồn S (Source), cực máng D (Drain), cực cửa G (Gate). Như vậy, giữa cực S và cực D hình thành nên một kênh dẫn điện loại n và nó được cách ly với cực cửa G bởi một lớp tiếp giáp p-n. Cực cửa G đóng vai trò là cực điều khiển khi thay đổi điện áp đặt vào nó. Đối với transistor lưỡng cực BJT thì quan hệ giữa đầu vào và đầu ra được đặc trưng bởi hệ số β, nó là một hằng số thiết lập mối quan hệ tuyến tính giữa IC và IB. Đối với transistor trường, mối quan hệ giữa đầu vào và đầu ra lại không tuyến tính. Sự khác biệt giữa BJT và FET là biến điều khiển đầu vào cho BJT là dòng điện, trong khi ở FET là điện áp. JFET dùng làm khóa điện tử, bộ khuếch đại tín hiệu vi sai phát sóng RC và tham gia cùng các linh kiện điện tử khác để hình thành các mạch chức năng trong hầu hết các thiết bị điện tử ngày nay. 4.5.1.2. Nguyên lý hoạt động của JFET Khi cho dòng điện đi qua một môi trường bán dẫn có tiết diện dẫn điện thay đổi dưới tác dụng của điện trường vuông góc với lớp bán dẫn đó. Nếu thay đổi cường độ điện trường sẽ làm thay đổi điện trở của lớp bán dẫn và do đó làm thay đổi dòng điện đi qua nó. Lớp bán dẫn này được gọi là kênh dẫn điện. Để JFET làm việc ở chế độ khuếch đại thì vùng chuyển tiếp P-N bao quanh kênh dẫn luôn được phân cực ngược: 75
  20. Với kênh N: UDS >> 0, UGS < 0; Với kênh P: UDS < 0, UGS > 0. Xét loại kênh dẫn n: - Phân cực cho JFET bởi hai nguồn điện áp: UDS > 0 và UGS < 0; - Giữa cực D và cực S có một điện trường mạnh do nguồn điện cực máng UDS cung cấp, nguồn này có tác dụng đẩy các hạt điện tích đa số (điện tử) từ cực nguồn S tới cực máng D, hình thành nên dòng điện cực máng ID; - Điện áp điều khiển UGS < 0 luôn làm cho tiếp giáp p-n bị phân cực ngược, do đó bề rộng vùng nghèo tăng dần khi UGS < 0 tăng dần. Khi đó, tiết diện dẫn điện giảm dần, điện trở R kênh dẫn tăng lên làm dòng ID giảm xuống và ngược lại. Như vậy: Điện áp điều khiển UGS có tác dụng điều khiển đối với dòng điện cực máng ID. - Trường hợp UDS > 0, UGS = 0 trong kênh dẫn xuất hiện dòng điện ID có giá trị phụ thuộc vào UDS. - Trường hợp UDS > 0, UGS < 0 tăng dần, bề rộng vùng nghèo mở rộng về phía cực D vì với cách mắc như hình vẽ thì điện thế tại điểm D lớn hơn điện thế tại S do đó mức độ phân cực ngược tăng dần từ S tới D → tiết diện kênh dẫn giảm dần làm cho dòng điện ID giảm dần. 4.5.1.3. Các họ đặc tuyến của JFET - Họ đặc tuyến ra: ID = f(UDS) khi UGS = const. - Họ đặc tuyến truyền đạt ID = f(UGS) khi UDS = const. Hình 4.21. Họ đặc tuyến ra của JFET 76
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2