intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Giáo trình hình thành ứng dụng điện thế âm vào Jfet với tín hiệu xoay chiều p1

Chia sẻ: Dfsaf Fasrew | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST
Báo xấu
68
lượt xem 5
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'giáo trình hình thành ứng dụng điện thế âm vào jfet với tín hiệu xoay chiều p1', khoa học tự nhiên, vật lý phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình hình thành ứng dụng điện thế âm vào Jfet với tín hiệu xoay chiều p1

  1. Giáo trình hình thành ứng dụng trình Linh Kiện Điện Tử Giáo điện thế âm vào Jfet với tín hiệu xoay chiều VGS = VP − 0,63V với VP là điện thế nghẽn ở nhiệt độ bình thường. Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số. 250 450 ID VGS = 0 ID g i ả m VGS = -1V |VGS| = |VP|-0,63V ID tăng VDS 0 Hình 18 ID ID VGS = -0V 0 0 0 -55 C 25 C +150 C VGS = -1V IDSS |VGS| = |VP|-0,63V (VDS cố định) -100 -50 0 50 100 0 t0C VGS(off VGS 150 |VGS| = |VP|-0,63V Hình 19 Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current). Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C. Trang 101 Biên soạn: Trương Văn Tám
  2. . iáo trình Linh Kiện Điện Tử G ( t − 25 ) I GSS (t 0C ) = I GSS (250 C )2 10 D IGSS G VDS = 0V S VGG Hình 20 V. MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET) Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS. Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ID sẽ lớn hơn IDSS. Trong các ứng dụng thông thường, người ta đều phân cực nghịch nối cổng nguồn (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm. JFET cũng có thể điều hành theo kiểu tăng (VGS dương đối với JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0,2V (trị số danh định là 0,5V). Trang 102 Biên soạn: Trương Văn Tám
  3. . Giáo trình Linh Kiện Điện Tử Phân cực kiểu Phân cực kiểu tăng h iế m D IGSS + G (Tối đa 0,2V) VDS + - VGS S - + - - + VGG VDD JFET kênh N ID ID Điều hành VGS = 0,2V kiểu tăng IDSS VGS = 0V Điều hành VGS = -1V kiểu hiếm VGS = -2V VGS = -3V VGS VDS -4V 0 0,2V 0 Hình 21 ID Phân cực kiểu Phân cực kiểu tăng h iế m D - G (Tối đa 0,2V) VDS + + VGS S - - + VGG + VGG VDD - Hình 22 Tuy JFET có tổng trở vào khá lớn nhưng cũng còn khá nhỏ so với đèn chân không. Để tăng tổng trở vào, người ta đã tạo một loại transistor trường khác sao cho cực cổng cách điện hẳn cực nguồn. Lớp cách điện là Oxyt bán dẫn SiO2 nên transistor được gọi là MOSFET. Ta phân biệt hai loại MOSFET: MOSFET loại hiếm và MOSFET loại tăng. Hình sau đây mô tả cấu tạo căn bản MOSFET loại hiếm (DE - MOSFET) kênh N và kênh P. Trang 103 Biên soạn: Trương Văn Tám
  4. .Giáo trình Linh Kiện Điện Tử D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Kênh n- Ký hiệu n+ n+ D Thân nối với Thân p- nguồn G DE-MOSFET kênh N S Hình 23 D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Kênh p- Ký hiệu p+ p+ D Thân nối với Thân n- nguồn G DE-MOSFET kênh P S Hình 24 Trang 104 Biên soạn: Trương Văn Tám
  5. .Giáo trình Linh Kiện Điện Tử Chú ý rằng DE - MOSFET có 4 cực: cực thoát D, cực nguồn S, cực cổng G và thân U (subtrate). Trong các ứng dụng thông thường, thân U được nối với nguồn S. Để DE-MOSFET hoạt động, người ta áp một nguồn điện VDD vào cực thoát và cực nguồn (cực dương của nguồn điện nối với cực thoát D và cực âm nối với cực nguồn S trong DE-MOSFET kênh N và ngược lại trong DE-MOSFET kênh P). Điện thế VGS giữa cực cổng và cực nguồn có thể âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) hoặc dương (DE-MOSFET kênh N điều hành theo kiểu tăng) - VDD + + VGG - S G D SiO2 Điều hành Kênh n- theo n+ n+ kiểu hiếm Thân p- Tiếp xúc kim Vùng hiếm do cổng âm đẩy các điện tử loại cực cổng và thoát dương hút các điện tử về nó Vùng hiếm giữa phân cực nghịch p- n+ Kênh n- và vùng thoát n+ thoát Thân p- Hình 25 Trang 105 Biên soạn: Trương Văn Tám
  6. Giáo trình Linh Kiện Điện Tử . - VDD + - VGG + S G D SiO2 Điều Điện tử tập trung n- dưới sức hút nguồn hành dương của cực cổng theo n+ n+ làm cho điện trở kiểu thông lộ giảm tăng Thân p- Hình 26 Khi VGS = 0V (cực cổng nối thẳng với cực nguồn), điện tử di chuyển giữa cực âm của nguồn điện VDD qua kênh n- đến vùng thoát (cực dương của nguồn điện VDD) tạo ra dòng điện thoát ID. Khi điện thế VDS càng lớn thì điện tích âm ở cổng G càng nhiều (do cổng G cùng điên thế với nguồn S) càng đẩy các điện tử trong kênh n- ra xa làm cho vùng hiếm rộng thêm. Khi vùng hiếm vừa chắn ngang kênh thì kênh bị nghẽn và dòng điện thoát ID đạt đến trị số bảo hoà IDSS. Khi VGS càng âm, sự nghẽn xảy ra càng sớm và dòng điện bảo hoà ID càng nhỏ. Khi VGS dương (điều hành theo kiểu tăng), điện tích dương của cực cổng hút các điện tử về mặt tiếp xúc càng nhiều, vùng hiếm hẹp lại tức thông lộ rộng ra, điện trở thông lộ giảm nhỏ. Điều này làm cho dòng thoát ID lớn hơn trong trường hợp VGS = 0V. Vì cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào của DE-MOSFET lớn hơn JFET nhiều. Cũng vì thế, khi điều hành theo kiểu tăng, nguồn VGS có thể lớn hơn 0,2V. Thế nhưng ta phải có giới hạn của dòng ID gọi là IDMAX. Đặc tuyến truyền và đặc tuyến ngõ ra như sau: Trang 106 Biên soạn: Trương Văn Tám
  7. .Giáo trình Linh Kiện Điện Tử DE-MOSFET kênh N ID (mA) ID (mA) Đặc tuyến Đặc tuyến IDmax truyền ngõ ra VGS = +2V Điều hành VGS = +1V kiểu tăng IDSS VGS = 0V Điều hành VGS = -1V kiểu hiếm VGS = -2V VGS = -3V VGS VDS (volt) 0 2V 0 VGS(off) < 0 Hình 27 DE-MOSFET kênh P ID (mA) ID (mA) Đặc tuyến Đặc tuyến IDmax truyền ngõ ra VGS = -2V Điều hành VGS = -1V kiểu tăng IDSS VGS = 0V Điều hành VGS = +1V kiểu hiếm VGS = +2V VGS = +3V VGS VDS (volt) 0 -2V 0 VGS(off) > 0 Hình 28 Như vậy, khi hoạt động, DE-MOSFET giống hệt JFET chỉ có tổng trở vào lớn hơn và dòng rỉ IGSS nhỏ hơn nhiều so với JFET. VI. MOSFET LOẠI TĂNG (ENHANCEMENT MOSFET: E-MOSFET) MOSFET loại tăng cũng có hai loại: E-MOSFET kênh N và E-MOSFET kênh P. Về mặt cấu tạo cũng giống như DE-MOSFET, chỉ khác là bìng thường không có thông lộ nối liền giữa hai vùng thoát D và vùng nguồn S. Mô hình cấu tạo và ký hiệu được diễn tả bằng hình vẽ sau đây: Trang 107 Biên soạn: Trương Văn Tám
  8. . iáo trình Linh Kiện Điện Tử G D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Ký hiệu n+ n+ D Thân nối với Thân p- nguồn G E-MOSFET kênh N S Thân U Hình 29 D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Ký hiệu p+ p+ D Thân nối với Thân n- nguồn G E-MOSFET kênh P S Thân U Hình 30 Trang 108 Biên soạn: Trương Văn Tám
  9. .Giáo trình Linh Kiện Điện Tử Khi VGS < 0V, (ở E-MOSFET kênh N), do không có thông lộ nối liền giữa hai vùng thoát nguồn nên mặc dù có nguồn điện thế VDD áp vào hai cực thoát và nguồn, điện tử cũng không thể di chuyển nên không có dòng thoát ID (ID # 0V). Lúc này, chỉ có một dòng điện rỉ rất nhỏ chạy qua. - VDD + S VGS = 0V G D SiO2 n+ n+ Thân p- Mạch tương đương Hình 31 Khi VGS>0, một điện trường được tạo ra ở vùng cổng. Do cổng mang điện tích dương nên hút các điện tử trong nền p- (là hạt tải điện thiểu số) đến tập trung ở mặt đối diện của vùng cổng. Khi VGS đủ lớn, lực hút mạnh, các điện tử đến tập trung nhiều và tạo thành một thông lộ tạm thời nối liền hai vùng nguồn S và thoát D. Điện thế VGS mà từ đó dòng điện thoát ID bắt đầu tăng được gọi là điện thế thềm cổng - nguồn (gate-to-source threshold voltage) VGS(th). Khi VGS tăng lớn hơn VGS(th), dòng điện thoát ID tiếp tục tăng nhanh. Người ta chứng minh được rằng: [ ] 2 I D = K VGS − VGS( th ) Trong đó: ID là dòng điện thoát của E-MOSFET A K là hằng số với đơn vị 2 V VGS là điện thế phân cực cổng nguồn. VGS(th) là điện thế thềm cổng nguồn. Hằng số K thường được tìm một cách gián tiếp từ các thông số do nhà sản xuất cung cấp. Thí dụ: Một E-MOSFET kênh N có VGS(th) =3,8V và dòng điện thoát ID = 10mA khi VGS = 8V. Tìm dòng điện thoát ID khi VGS = 6V. Giải: trước tiên ta tìm hằng số K từ các thông số: Trang 109 Biên soạn: Trương Văn Tám
  10. . iáo trình Linh Kiện Điện Tử G 10.10 −3 ID A = 5,67.10 − 4 K= = [V ] [8 − 3,8] 2 2 V2 − VGS( th ) GS Vậy dòng thoát ID và VGS là: [ ] = 5,67.10 − 4 [6 − 3,8] 2 2 I D = K VGS − VGS( th ) ⇒ ID = 2,74 mA - VDD + - VGG + S VGS ≥ VGS(th) G D SiO2 Thông lộ tạm thời n+ n+ Thân p- ID (mA) ID (mA) Đặc tuyến ngõ ra IDmax VGS = 7V Đặc tuyến VGS = 6V truyền VGS = 5V VGS = 4V VGS = 3V VGS = 2V VGS VDS (volt) 0 VGS(th) VGSmax 0 Hình 32 Trang 110 Biên soạn: Trương Văn Tám
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
5=>2