intTypePromotion=3

Kỹ thuật vi xử lý - phần 4

Chia sẻ: Nguyen Nhi | Ngày: | Loại File: PDF | Số trang:58

0
59
lượt xem
14
download

Kỹ thuật vi xử lý - phần 4

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tài liệu tham khảo giáo trình Kỹ thuật vi xử lý gồm 2 phần - Phần 1 Lý thyết - Chương 4 Ghép nối và trao đổi dữ liệu trong hệ vi xử lý

Chủ đề:
Lưu

Nội dung Text: Kỹ thuật vi xử lý - phần 4

  1. CHƯƠNG IV: GHÉP N I VÀ TRAO ID LI U TRONG H VI X LÝ 4.1. GHÉP N I VI X LÝ/VI I U KHI N V I B NH NGOÀI Trong chương II chúng ta ã nói n ch c năng cũng như m t s b nh bán d n thông d ng. Trong ph n này chúng ta s ti p t c nghiên c u cách th c ghép n i vi i u khi n 8051 v i b nh ngoài khi mu n m r ng thêm không gian nh . 4.1.1. M T S CHÂN C A 8051 PH C V CHO GHÉP N I V I B NH NGOÀI 4.1.1.1. Chân EA các ví d t trư c n nay, chúng ta s d ng ROM trên chip ho c ROM ngoài lưu mã chương trình. N u mu n s d ng ng th i c hai b nh ROM thì có ư c không? Câu tr l i là có (hình 4.2.1a). - B ng cách n i EA lên Vcc, khi RESET thì 8051 th c hi n chương trình trên chip trư c, khi ch y xong thì m i chuy n sang ch y chương trình trên ROM ngoài. 8051 s n p các mã l nh b t u t a ch 0000h n 0FFFh ( a ch cu i cùng c a ROM trên chip). Sau ó b m chương trình (con tr l nh PC) t o ra a ch 1000h và t ng chuy n hư ng ra ROM ngoài có ch a mã chương trình. - N u n i EA xu ng Mass thì vi i u khi n s ch th c hi n l nh có trên ROM ngoài t a ch 0000h n FFFFh FFFFh FFFFh ngo i chip ngo i chip 1000h 0FFFh Trªn chip 0000h 0000h ea = gnd ea = vcc Hình 4.2.1a. B nh ROM trên chip và ngoài chip 4.1.1.2. C ng P0 và P2 Do thanh ghi PC và thanh ghi DPTR là thanh ghi 16 bit nên vi i u khi n 8051 có th m r ng không gian nh t i 64 KB cho m i lo i. C ng P0 và P2 dùng cung c p a ch . C ng P0 c p 8 bit a ch th p là A0 – A7, Còn P2 thì c p 8 bit a ch cao t A8 – A15. M t nhi m v quan trong n a ó là P0 còn ư c dùng c p bus d li u 8 bit D0 – D7. Như v y các chân t P0.0 - P0.7 v a ư c dùng làm bus d li u v a dùng làm bus a ch . V y làm th nào bi t ư c khi nào P0 ư c dùng làm bus d li u, khi nào làm - 185 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  2. bus a ch ? ó là nhi m v c a chân cho phép ch t ALE. Khi ALE = 0 thì P0 làm bus d li u, còn khi ALE = 1 thì P0 làm bus a ch . m r ng a ch c n n i các chân c a P0 t i m ch ch t a ch ( ã ư c gi i thi u trong ph n các m ch ph tr c a vi x lý) và dùng chân ALE ch t a ch (hình 4.2.1b). 4.1.1.3. Chân PSEN Là chân cho phép c t chương trình (Program Store Enable). ây là tín hi u ra và ư c n i t i chân OE c a b nh ROM chương trình ngoài. N u không ghép n i v i b nh chương trình ngoài thì chân PSEN tr ng. Chân RD và WR 4.1.1.4. Là chân cho phép c và ghi d li u khi ghép n i 8051 v i b nh d li u ngoài. Chân RD s n i v i chân OE c a b nh d li u ngoài. chân WR s n i v i chân WR c a b nh d li u ngoài. Khi c d li u t b nh vào vi i u khi n thì chân RD s tích c c m c th p, ngư c l i khi ghi d li u t vi i u khi n ra b nh thì chân WR s tích c c m c th p. VCC VCC U65 U66 40 20 D0 D7 AD0 A0 21 39 3 2 VCC VCC P2.0/A8 P0.0/AD0 D0 Q0 A1 22 38 AD1 4 5 P2.1/A9 P0.1/AD1 D1 Q1 AD2 A2 23 37 7 6 P2.2/A10 P0.2/AD2 D2 Q2 A3 24 36 AD3 8 9 P2.3/A11 P0.3/AD3 D3 Q3 A4 25 35 AD4 13 12 P2.4/A12 P0.4/AD4 D4 Q4 A5 26 34 AD5 14 15 P2.5/A13 P0.5/AD5 D5 Q5 A6 27 33 AD6 17 16 P2.6/A14 P0.6/AD6 D6 Q6 AD7 A7 28 32 18 19 P2.7/A15 P0.7/AD7 D7 Q7 1 10 11 1 P1.0 P3.0/RXD LE OE 2 11 10 P1.1 P3.1/TXD GND 3 12 P1.2 P3.2/INT0 4 13 74LS373 P1.3 P3.3/INT1 5 14 P1.4 P3.4/T0 6 15 P1.5 P3.5/T1 7 16 P1.6 P3.6/WR 8 17 P1.7 P3.7/RD ALE 19 30 X1 ALE 18 29 X2 PSEN 31 EA 9 RST GND 20 8051 Hình 4.2.1b. Ghép n i 8051 v i IC ch t 74LS373 4.1.2. GHÉP N I VI I U KHI N 8051 V I B NH CHƯƠNG TRÌNH NGOÀI Vi c ghép n i vi i u khi n 8051 v i b nh chương trình ngoài không có gì là c bi t ch lưu ý r ng chân PSEN luôn ư c n i v i chân OE c a b nh bán d n. - 186 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  3. Ví d : Th c hi n ghép n i vi i u khi n 8051 v i b nh ROM chương trình ngoài 2764 (8Kx8). Gi i: IC nh 2764 (8Kx8) có 13 chân a ch t A0 – A12 (Vì 1K = 210 byte=> 8KB= 23.210 = 213 byte nên nó có 13 chân a ch ). S ô nh mà IC này t o ra là 213 = 8192 ô nh = 2000h ô nh . N u n i chân EA xu ng Mass thì vùng nh cho phép n p chương trình s là 0000h – 1FFFh. Sơ k t n i như sau: VCC VCC VCC U65 U66 U69 40 20 28 AD0 A8 AD0 A0 A0 AD0 39 21 3 2 10 11 VC C VC C VC C P0.0/AD0 P2.0/A8 D0 Q0 A0 O0 AD1 A9 AD1 A1 A1 AD1 38 22 4 5 9 12 P0.1/AD1 P2.1/A9 D1 Q1 A1 O1 AD2 A10 AD2 A2 A2 AD2 37 23 7 6 8 13 P0.2/AD2 P2.2/A10 D2 Q2 A2 O2 AD3 A11 AD3 A3 A3 AD3 36 24 8 9 7 15 P0.3/AD3 P2.3/A11 D3 Q3 A3 O3 AD4 A12 AD4 A4 A4 AD4 35 25 13 12 6 16 P0.4/AD4 P2.4/A12 D4 Q4 A4 O4 AD5 A13 AD5 A5 A5 AD5 34 26 14 15 5 17 P0.5/AD5 P2.5/A13 D5 Q5 A5 O5 AD6 A14 AD6 A6 A6 AD6 33 27 17 16 4 18 P0.6/AD6 P2.6/A14 D6 Q6 A6 O6 AD7 A15 AD7 A7 A7 AD7 32 28 18 19 3 19 P0.7/AD7 P2.7/A15 D7 Q7 A7 O7 A8 25 A8 ALE 11 A9 1 10 24 GN D P1.0 P3.0/RXD LE A9 A10 2 11 1 21 P1.1 P3.1/TXD OE A10 A11 3 12 23 P1.2 P3.2/INT0 A11 A12 4 13 74LS373 2 P1.3 P3.3/INT1 A12 10 5 14 P1.4 P3.4/T0 C5 PSEN 6 15 22 P1.5 P3.5/T1 OE 7 16 27 P1.6 P3.6/WR PGM 8 17 20 P1.7 P3.7/RD CE 33p GN D ALE 19 30 1 X1 ALE VPP PSEN 11.0592MHz 18 29 X2 PSEN C6 2764 14 31 EA 9 RST 33p VCC GN D 20 8051 SW1 C4 10u R3 D1 R Ghép n i vi i u khi n 8051 v i b nh chương trình ngoài Khi vi i u khi n l y l nh t b nh thì chân PSEN ư c kích ho t xu ng m c th p, do v y chân PSEN ư c n i v i chân OE và CE c a ROM chương trình 2764. 4.1.3. GHÉP N I VI I U KHI N 8051 V I B NH D LI U NGOÀI Ta bi t r ng thanh ghi b m chương trình PC c a 8051 là 16 bit và do v y có th truy c p ư c 216 = 64Kb mã chương trình. nhi u ví d d li u t trong không gian mã chương trình và dùng l nh MOVC A, ưc @A+DPTR l y d li u. Ch C trong l nh MOVC là t ch mã l nh (Code) - 187 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  4. báo r ng d li u ư c t trong không gian mã l nh c a 8051. Tuy nhiên h 8051 còn có không gian d li u riêng bi t. Vì thanh ghi con tr d li u DPTR có dài 16 bit nên nó cũng có th qu n lý ư c t i a 64Kb ô nh d li u. Như v y 8051 có t ng c ng 128Kb không gian a ch , trong ó 64Kb dành cho mã chương trình và 64Kb dành cho d li u. Không gian chương trình ư c truy c p nh thanh ghi PC, còn không gian d li u ư c truy c p nh thanh ghi DPTR và m t l nh có tên MOVX (ch X là t External ch không gian b nh d li u ư c th c hi n t b nh b nh d li u ngoài vào CPU l nh MOVX ngoài). chuy n d li u lưu tr A, @DPTR ư c th c hi n và l nh s c byte d li u do thanh ghi DPTR tr n. M c dù c hai l nh MOVC A, @A+DPTR và MOVX A, @DPTR khá gi ng nhau v hình th c, nhưng i m khác nhau cơ b n m t l nh th c hi n nh n d li u t vùng nh chương trình, còn l nh kia thì nh n d li u t vùng d li u. n i ghép 8051 v i b nh d li u ngoài thì c n s d ng chân RD i u khi n c d li u và chân WR i u khi n ghi d li u. B nh d li u có th là ROM d li u ho c RAM d li u. Khi k t n i v i ROM d li u thì ch c n s d ng chân RD (vì b nh ROM là b nh ch c), còn khi k t n i v i b nh RAM d li u thì c n s d ng c 2 chân RD và WR (b nh RAM v a cho phép c v a cho phép ghi d li u). Ví d 1: Hãy v sơ k t n i vi i u khi n 8051 v i b nh ROM d li u dung lư ng 8Kx8 và vi t chương trình c 30 byte d li u b nh d li u ngoài t a ch 1000h ưa ra c ng P1. Gi i: Sơ k t n i 8051 v i b nh ROM d li u như sau: Lưu ý r ng ta s d ng c ng logic làm b gi i mã cho ROM d li u t o ra a ch vùng d li u t 0000h – 1FFFh và chân RD c a 8051 ư c n i v i chân OE c a ROM d li u. - 188 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  5. VCC VCC VCC U1 U2 U7 40 20 28 AD0 A8 AD0 A0 A0 AD0 39 21 3 2 10 11 VC C VC C VC C P0.0/AD0 P2.0/A8 D0 Q0 A0 O0 AD1 A9 AD1 A1 A1 AD1 38 22 4 5 9 12 P0.1/AD1 P2.1/A9 D1 Q1 A1 O1 AD2 A10 AD2 A2 A2 AD2 37 23 7 6 8 13 P0.2/AD2 P2.2/A10 D2 Q2 A2 O2 AD3 A11 AD3 A3 A3 AD3 36 24 8 9 7 15 P0.3/AD3 P2.3/A11 D3 Q3 A3 O3 AD4 A12 AD4 A4 A4 AD4 35 25 13 12 6 16 P0.4/AD4 P2.4/A12 D4 Q4 A4 O4 AD5 A13 AD5 A5 A5 AD5 34 26 14 15 5 17 P0.5/AD5 P2.5/A13 D5 Q5 A5 O5 AD6 A14 AD6 A6 A6 AD6 33 27 17 16 4 18 P0.6/AD6 P2.6/A14 D6 Q6 A6 O6 AD7 A15 AD7 A7 A7 AD7 32 28 18 19 3 19 P0.7/AD7 P2.7/A15 D7 Q7 A7 O7 A8 25 A8 ALE 11 A9 1 10 24 P1.0 P3.0/RXD LE A9 A10 2 11 1 10 21 P1.1 P3.1/TXD OE GND A10 A11 3 12 23 P1.2 P3.2/INT0 A11 A12 4 13 74LS373 2 P1.3 P3.3/INT1 A12 5 14 P1.4 P3.4/T0 C5 RD 6 15 22 P1.5 P3.5/T1 OE 7 16 27 P1.6 P3.6/WR PGM RD 8 17 20 P1.7 P3.7/RD CE 33p GN D ALE Y1 19 30 1 X1 ALE VPP 18 29 X2 PSEN C6 11.0592 14 VCC 31 2764 EA 9 RST 33p VCC GN D U3 A13 2 1 NOT U6 20 8051 U4 2 A14 SW1 2 1 3 1 C4 NOT 4 10u U5 A15 2 1 NAND1 NOT R3 D1 R Sơ k t n i 8051 v i ROM d li u 8Kx8 Chương trình ư c vi t như sau: MOV DPTR, #1000H ;dia chi dau tien ;ROM ngoai MOV R2, #30 ;so byte can chuyen vao AGAIN: MOVX A, @DPTR MOV P1, A INC DPTR DJNZ R2, AGAIN Ví d 2: V sơ ghép n i 8051 v i RAM d li u ngoài 6264 dung lư ng 8Kx8 và vi t chương trình 8051 l y 10 byte d li u ư c c t t a ch 1000h trên RAM d li u ngoài ưa vào RAM n i có a ch t 30h. Gi i: Sơ k t n i như sau: Lưu ý r ng ta s d ng c ng logic làm b gi i mã cho RAM d li u t o ra a ch vùng d li u t 0000h – 1FFFh và chân RD, WR c a 8051 ư c n i l n lư t v i chân OE, WE c a RAM d li u. - 189 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  6. VCC VCC VCC U1 U2 U7 40 20 28 AD0 A8 AD0 A0 A0 AD0 39 21 3 2 10 11 VC C VC C VC C P0.0/AD0 P2.0/A8 D0 Q0 A0 D0 AD1 A9 AD1 A1 A1 AD1 38 22 4 5 9 12 P0.1/AD1 P2.1/A9 D1 Q1 A1 D1 AD2 A10 AD2 A2 A2 AD2 37 23 7 6 8 13 P0.2/AD2 P2.2/A10 D2 Q2 A2 D2 AD3 A11 AD3 A3 A3 AD3 36 24 8 9 7 15 P0.3/AD3 P2.3/A11 D3 Q3 A3 D3 AD4 A12 AD4 A4 A4 AD4 35 25 13 12 6 16 P0.4/AD4 P2.4/A12 D4 Q4 A4 D4 AD5 A13 AD5 A5 A5 AD5 34 26 14 15 5 17 P0.5/AD5 P2.5/A13 D5 Q5 A5 D5 AD6 A14 AD6 A6 A6 AD6 33 27 17 16 4 18 P0.6/AD6 P2.6/A14 D6 Q6 A6 D6 AD7 A15 AD7 A7 A7 AD7 32 28 18 19 3 19 P0.7/AD7 P2.7/A15 D7 Q7 A7 D7 A8 25 A8 ALE 11 A9 1 10 24 P1.0 P3.0/RXD LE A9 A10 2 11 1 10 21 P1.1 P3.1/TXD OE GND A10 A11 3 12 23 P1.2 P3.2/INT0 A11 A12 4 13 74LS373 2 P1.3 P3.3/INT1 A12 5 14 P1.4 P3.4/T0 C5 RD 6 15 22 P1.5 P3.5/T1 OE WR WR 7 16 27 P1.6 P3.6/WR WE RD 8 17 20 GN D P1.7 P3.7/RD CS1 33p 26 CS2 ALE Y1 19 30 X1 ALE 18 29 6264 X2 PSEN C6 14 11.0592 VCC VCC 31 EA 9 RST 33p VCC GN D U3 A13 2 1 NOT U6 20 8051 U4 2 A14 2 SW1 1 3 1 C4 NOT 4 10u U5 A15 2 1 NAND1 NOT R3 D1 R Sơ k t n i vi i u khi n 8051 v i b nh RAM d li u 6264 Chương trình ư c vi t như sau: MOV DPTR, #1000H ;dia chi dau tien ;RAM ngoai MOV R2, #10 ;so byte can chuyen MOV R0, 30H ;dia chi dau tien RAM noi AGAIN: MOVX A, @DPTR MOV @R0, A INC DPTR INC R0 DJNZ R0, AGAIN Trư ng h p mu n ghép n i nhi u ROM, RAM thì chúng ta ph i s d ng vi m ch gi i mã 74LS138 gi i mã cho t ng IC như ví d dư i ây. Ví d 3: S d ng m t vi m ch gi i mã 74LS138 thi t k m ch gi i mã a ch t o ra các tín hi u ch n chip và th c hi n v sơ ghép n i vi i u khi n 8051 v i b nh tương ng. - 190 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  7. Tín hi u c tính Lo i b nh Vùng a ch ch n chip truy xu t Dung lư ng EPROM 27128 0000H - 3FFFH CS0 PSEN 16Kx8 EPROM 27128 4000H - 7FFFH CS1 PSEN 16Kx8 HM6264B 8000H - 9FFFH RD, WR CS2 8Kx8 Gi i: Trư c h t chúng ta hãy phân tích v vùng nh c a t ng IC trên. - EPROM 27128 (16Kx8) có 14 chân a ch t A0 – A13 vì 16K = 24.210 = 214 byte. a ch ư c 214 byte = 214 ô nh = 4000h ô nh . Nên - IC này có th n u a ch c a ô nh u tiên là 0000h thì a ch c a ô nh cu i cùng ph i là 3FFFh. - HM6264B (8Kx8) là RAM có 13 chân a ch t A0 – A12 vì 1K = 210 byte=> 8KB= 23.210 = 213 byte. B ng phân chia vùng nh ư c xác nh như sau: A A A A A A A A A A A A A A A A a IC 1 1 1 1 1 1 9 8 7 6 5 4 3 2 1 0 ch 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IC1 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IC2 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IC3 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Nh ng vùng có a ch thay i ã ư c ánh d u như trên b ng trên. Nh ng vùng này s ư c ưa vào nh ng chân a ch tương ng c a t ng IC. ây ta s d ng 3 IC nh , do v y s dùng 3 chân u ra c a IC gi i mã 74LS138 là Y0, Y1, Y2. i chi u v i b ng tr ng thái c a IC này (xem ph n các m ch ph tr ) th y chân C luông b ng 0, do v y chân này s ư c n i xu ng Mass. Ta - 191 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  8. s s d ng 2 chân a ch cao là A14 và A15 ph i h p v i A và B t o ra các tín hi u ch n chip. Sơ k t n i như sau: VCC VCC VCC VCC VCC U65 U66 U71 U71 40 20 28 28 28 U70 AD0 A8 AD0 A0 A0 D0 A0 D0 A0 AD0 39 21 3 2 10 11 10 11 10 11 VC C VC C VC C VC C VC C P0.0/AD0 P2.0/A8 D0 Q0 A0 D0 A0 D0 A0 D0 AD1 A9 AD1 A1 A1 D1 A1 D1 A1 AD1 38 22 4 5 9 12 9 12 9 12 P0.1/AD1 P2.1/A9 D1 Q1 A1 D1 A1 D1 A1 D1 AD2 A10 AD2 A2 A2 D2 A2 D2 A2 AD2 37 23 7 6 8 13 8 13 8 13 P0.2/AD2 P2.2/A10 D2 Q2 A2 D2 A2 D2 A2 D2 AD3 A11 AD3 A3 A3 D3 A3 D3 A3 AD3 36 24 8 9 7 15 7 15 7 15 P0.3/AD3 P2.3/A11 D3 Q3 A3 D3 A3 D3 A3 D3 AD4 A12 AD4 A4 A4 D4 A4 D4 A4 AD4 35 25 13 12 6 16 6 16 6 16 P0.4/AD4 P2.4/A12 D4 Q4 A4 D4 A4 D4 A4 D4 AD5 A13 AD5 A5 A5 D5 A5 D5 A5 AD5 34 26 14 15 5 17 5 17 5 17 P0.5/AD5 P2.5/A13 D5 Q5 A5 D5 A5 D5 A5 D5 AD6 A14 AD6 A6 A6 D6 A6 D6 A6 AD6 33 27 17 16 4 18 4 18 4 18 P0.6/AD6 P2.6/A14 D6 Q6 A6 D6 A6 D6 A6 D6 AD7 A15 AD7 A7 A7 D7 A7 D7 A7 AD7 32 28 18 19 3 19 3 19 3 19 P0.7/AD7 P2.7/A15 D7 Q7 A7 D7 A7 D7 A7 D7 A8 A8 A8 25 25 25 A8 A8 A8 ALE 11 A9 A9 A9 1 10 24 24 24 P1.0 P3.0/RXD LE A9 A9 A9 A10 A10 A10 2 11 1 10 21 21 21 P1.1 P3.1/TXD OE GND A10 A10 A10 A11 A11 A11 3 12 23 23 23 P1.2 P3.2/INT0 A11 A11 A11 A12 A12 A12 4 13 74LS373 2 2 2 P1.3 P3.3/INT1 A12 A12 A12 A13 A13 5 14 VCC 26 26 P1.4 P3.4/T0 A13 A13 C5 RD 22 6 15 P1.5 P3.5/T1 OE WR PSEN WR 27 PSEN 22 7 16 22 P1.6 P3.6/WR OE WE OE RD Y2 20 8 17 27 27 20 GND P1.7 P3.7/RD PGM CS1 PGM Y0 Y1 33p U67 20 26 20 CE CS2 CE ALE A8 A8 Y1 19 30 2 18 VC C X1 ALE A0 B0 PSEN A9 A9 11.0592 18 29 3 17 1 14 VCC HM6264B 1 14 X2 PSEN A1 B1 VPP GND VPP GND C6 14 A10 A10 4 16 A2 B2 A11 A11 31 5 15 27128 27128 EA A3 B3 A12 A12 9 6 14 VCC RST A4 B4 A13 A13 33p VCC 7 13 GND A5 B5 A14 A14 8 12 U72 16 A6 B6 A15 A15 9 11 A7 B7 A14 Y0 1 15 VC C A Y0 20 A15 Y1 8051 1 2 14 VCC DIR B Y1 Y2 SW1 19 10 3 13 G GND C Y2 C4 12 Y3 10u 74LS245 6 11 G1 Y4 VCC 4 10 G2A Y5 5 9 GND G2B Y6 7 Y7 R3 74LS138 D1 R 8 Sơ k t n i 8051 v i b nh chương trình và d li u ngoài. Trong sơ ta s d ng m t IC m bus là 74LS245 m c ích tăng công su t cho bus (xem ph n các m ch ph tr ). 4.2. GHÉP N I SONG SONG VÀ L P TRÌNH 4.2.1. T NG QUAN Sau khi ơn v x lý trung tâm ã thu th p và x lý thông tin, nó c n trao i tín hi u i u khi n ho c s li u n các thi t b ngo i vi khác nhau, quá trình ó g i là quá trình vào/ra d li u . S ghép n i v i các thi t b ngo i vi vào/ra d li u ư c th c hi n thông qua các m ch logic n i v i các BUS c a h vi x lý. Các m ch logic này ư c g i là các b ghép n i vào/ra (Interface). Trong ki u ghép n i song song các bit d li u ư c truy n song song ng th i. Ki u ghép n i này có ưu i m là t c trao i thông tin l n nhưng có như c i m là ph i có nhi u ư ng dây truy n d li u và các tín hi u i u khi n, vì v y nó ch thích h p i v i vi c trao i thông tin n i b ho c trao i thông tin v i các thi t b ngo i vi có kho ng cách g n. V i vi i u khi n ã có s n các c ng vào/ra. Nhưng trong trư ng h p yêu c u k thu t òi h i nhi u c ng vào/ra hơn ho c ã s d ng m t s c ng ghép n i v i b nh . Lúc ó chúng ta c n ph i ghép thêm các thi t b tăng s lư ng c ng vào/ra. - 192 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  9. M t trong nh ng vi m ch ghép n i song song ư c s d ng r ng rãi nh t hi n nay là IC 8255A. 8255A là m t vi m ch ghép n i ư c dùng r t ph bi n cho các h vi x lý 8 - 16 bit. Nó cho phép giao ti p m m d o trong nhi u ng d ng th c t v i nhi u c a vào ra. i v i các h vi x lý nh , 8255A có th n i tr c ti p v i các m ch vi x lý. Trong các h th ng l n hơn, vi c ghép n i ch c n thêm m t s m ch t i thi u. ó là m t trong nh ng tính ch t quan tr ng c a b ghép n i 8255A. Tính linh ho t c a vi m ch này th hi n kh năng l p trình. Qua m t thanh ghi i u khi n, ngư i s d ng có th t ch ho t ng và c u hình c a các c a vào ra. Các chân s li u t o nên BUS d li u theo hai hư ng, r ng 8 bit. T t c các d li u khi truy nh p c ho c ghi ư c d n qua các ư ng d n này. 4.2.2. GHÉP N I 8051 V I 8255A 4.2.2.1. Ch c năng các chân c a 8255A 8255A là m t chip DIP 40 chân (Sơ chân hình 4.1.1a và sơ kh i hình 4.1.1b). Có 3 c ng truy c p riêng bi t. C ng A, c ng B, c ng C và u là các c ng 8 bit. Các c ng này có th là các c ng vào ho c ra và có th thay i m t cách linh ho t. - Các chân t PA0 – PA7: Có th l p trình thanh 8 bit u vào ho c 8 bit u ra ho c c 8 bit hai chi u vào/ra. - Các chân t PB0 – PB7: Có th l p trình thanh 8 bit u vào ho c 8 bit u ra ho c c 8 bit hai chi u vào/ra. - Các chân t PC0 – PC7: Có th l p trình thanh 8 bit u vào ho c 8 bit u ra. 8 Bit này cũng có th ư c chia thành hai ph n: Các bit cao (PC4 – PC7) là PCH và các bit th p (PC0 – PC3) là PCL. M i ph n có th ư c dùng làm u vào ho c u ra. Các chân RD và WR : ây là hai chân i u khi n tích c c - m c th p t i 8255A ư c n i t RD , WR c a vi x lý. ó là các tín hi u i u c, ghi. Khi tín hi u ch n chip ( CS ) tích c c m c th p ( CS khi n = 0) và RD = 0 thì các tín hi u c a c ng ư c ch n d n n Bus d li u và có th ư c g i b i các vi m ch khác. Khi WR = 0 thì m i vi c x y ra ngư c l i d li u t Bus d li u ư c ưa n c ng ã ch n. - Các chân D0 – D7: Là các chân d li u c a 8255A. Các chân này ư c n i t i các chân d li u c a vi x lý cho phép nó trao i d li u gi a vi x lý và chip 8255A. - 193 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  10. - Chân RESET: ây là u vào tín hi u tích c c m c cao t i 8255A. ư c dùng xoá thanh ghi i u khi n. Khi RESET ư c kích ho t thì t t c các c ng ư c kích ho t l i như c ng u vào. Trong nhi u thi t k thì chân này ư c n i t không kích ho t nó ho c nó cũng có th h. Các chân A0, A1, CS : Chân CS tích c c m c th p. Khi CS ư c - ch n thì nó cùng v i A1, A0 ch n các c ng riêng bi t. Các chân này dùng truy c p các c ng A, B, C ho c các thanh ghi i u khi n theo b ng dư i ây (B ng 5.4.2a). B ng 5.4.2a. Ph i h p CS và A1 A2 ch n c ng A0 A1 Ch n c ng CS 0 0 0 C ng A 0 0 1 C ng B 0 1 0 C ng C 0 1 1 Thanh ghi i u khi n 1 x x 8255 không ư c ch n Sau ây là b ng ph i h p các chân CS , A, 1 A2, RD và WR to ra ch c năng các c ng và thanh ghi i u khi n c a 8255A. B ng 5.4.2b. Các l nh ch n c ng và thanh ghi c a 8255 A0 A1 Ch c năng CS WR RD 0 0 0 0 1 C ng A → Bus d li u 0 0 1 0 1 C ng B→ Bus d li u 0 1 0 0 1 C ng C→ Bus d li u 0 0 0 1 0 Bus d li u → C ng A 0 0 1 1 0 Bus d li u → C ng B 0 1 0 1 0 Bus d li u → C ng C 0 1 1 1 0 Ghi vào t i u khi n 1 x x x x ư ng d n d li u tr ng thái i n tr cao 0 x x 1 1 ư ng d n d li u tr ng thái i n tr cao - 194 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  11. 1 PA PA3 40 2 PA2 39 PA 3 38 PA PA1 4 37 PA PA0 5 36 W P1.4 RESE 6 35 P1.5 TTTT 7 D 34 GN 8 8 D 33 A1 2 9 D A0 32 5 D 10 31 PC 5 D 11 PC6 30 A D D7 PC5 12 D0 29 PA D 13 PC4 28 RD D 14 27 PB PC0 8255 VC PC1 15 26 WR PC PB PC 16 25 A0 PB PC 17 24 A1 PB 23 18 PB0 PB 22 PB1 19 PB PB 20 21 CS RESET Hình 4.1.1a. Sơ chân c a 8255A §iÒu Cöa A khiÓn (8) nhãm A §Öm d÷ liÖu Cöa C nöa cao (4) §iÒu Cöa C khiÓn nöa thÊp nhãm (4) B Logic ®iÒu khiÓn ®äc Cöa B ghi (8) Hình 4.1.1b..Sơ kh i c a 8255A 4.2.2.2. Ch n c h c a 8255A Trong khi các c ng A, B, C ư c dùng xu t/nh p d li u thì thanh ghi i u khi n ph i ư c l p trình ch n ch làm vi c cho các c ng này. - 195 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  12. Các c ng c a 8255A có th ư c l p trình theo m t trong các ch dư i ây. Ch 0: Vào/ra thông thư ng - Các c a A, B, C ư c làm vi c c l p nhau. - Các c a A, B, C có th là c a vào ho c ra tuỳ theo ch trong thanh ghi i u khi n (ra s li u ư c ch t, vào không ch t). - Không có s i tho i gi a vi x lý v i thi t b ngo i vi. N u mu n có tín hi u i tho i ph i dùng các bit c a m t c a nào ó (thư ng là c a C) b ng cách xác l p t ng bit PCi. Khi ó c a C ư c xem như là hai c a 4 bit v i kh năng l p/xoá t ng bit. Ch 1: Ch t vào/ra Chia làm hai nhóm. - Nhóm A: G m c a A trao i s li u và n a C cao (PC4 - PC7) i tho i v i vi x lý và thi t b ngo i vi c a c a A. - Nhóm B: G m c a B trao i s li u và n a C th p (PC0 - PC3) i tho i v i vi x lý và thi t b ngo i vi c a c a B. Ch 2: Bus hai chi u Ch dùng cho c a A v i s li u vào/ra 2 chi u t o thành m t Bus ch a: - C a A (Bus hai chi u). - 5 ư ng i u khi n (PC3 – PC7). - Logic i u khi n. - Vào và ra u ch t. Vi c ch n ch làm vi c cho 8255A ư c th c hi n nh thanh ghi t i u khi n. i v i 8255A có hai lo i t i u khi n: T i u khi n c u hình c a các c ng (hình 5.4.2b) và t i u khi n vi c l p/xoá các bit u ra PC (hình 5.4.2c). - 196 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  13. Group A Group B D7 D6 D5 D4 D3 D2 D1 D0 Mode Port C (Lowe Port A Selcction 1 = Input PC3 – PC0) 1 = I/O Mode 0 = Mode 0 0 = Output 1 = Input 0 = BSR 1 = Mode 1 0 = Output Mode Port C (Upper Mode Selection Port B PC7 - PC4) 00 = Mode 0 1 = Input 01 = Mode 1 1 = Input 0 = Output 1x = Mode2 0 = Output Hình 5.4.2b. T i u khi n c u hình c a 8255A. D7 D6 D5 D4 D3 D2 D1 D0 0 x x x Bit Select S/R BSR Not Used. 000 = Bit0 100 = Bit4 Set=1 Mode Generally = 0. 001 = Bit1 101 = Bit5 Reset=0 010 = Bit2 110 = Bit6 011 = Bit3 111 = Bit7 Hình 5.4.2c. T i u khi n l p/xoá các bit PCi c a 8255A. Ví d 1: Hãy tìm t i u khi n cho 8255A cho các c u hình sau: T t c các c ng A, B, C u là các c ng ra (ch 0). PA là u vào, PB là u ra, PCL b ng u vào và PCH là u ra. Gi i: T hình 5.4.2b ta có: - Trư ng h p 1 có t i u khi n là: 1000 0000 = 80H - Trư ng h p 2 có t i u khi n là: 1001 0001 = 91H Ví d 2: Cho sơ ghép n i 8081 v i 8255A (hình 5.4.2d) hãy: a) Tìm các a ch vào/ra ư c gán cho các c ng A, B, C và thanh ghi i u khi n. b) Hãy l p trình 8255A cho các c ng A, B, C thành các c ng ra. c) vi t m t chương trình g i 55H và AAH n c ng ra m t cách liên t c. Gi i: a) Gi s trong sơ trên ta s d ng 16 bit a ch (A0 – A15), ta s có a ch cơ s dành cho 8255A như sau: - 197 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  14. A1 A1 A1 A1 A1 A1 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 a ch 5 4 3 2 1 0 =4000H x 1 x x x x x x x x x x x x 0 0 (PA) =4001H x 1 x x x x x x x x x x x x 0 1 (PB) =4002H x 1 x x x x x x x x x x x x 1 0 (PC) =4003H x 1 x x x x x x x x x x x x 1 1 (CR) b) T i u khi n cho 8255A cho c u hình: T t c các c ng A, B, C u là các c ng ra (ch 0) là 80H ( ã trình bày ví d 1). c) Vi t chương trình g i 55H và AAH n c ng ra m t cách liên t c. MOV A, #80H ;tu dieu khien MOV DPTR, #4003H ;nap d/c cong cua ;thanh ghi dieu khien MOVX @DPTR, A ;xuat tu dieu khien MOV A, #55H ;gan A = 55 AGAIN: MOV DPTR, #4000H ;dia chi cong PA MOVX @DPTR, A ;dua ra cong PA INC DPTR ;dia chi cong PB MOVX @DPTR, A ;dua ra cong PB INC DPTR ;dia chi cong PC MOVX @DPTR, A ;dua ra cong PC CPL A ;dao gtri cua A (A=AAH) ACALL DELAY ;tao tre SJMP AGAIN ;tiep tuc RD P3.7 WR P3.6 A14 CS W R R D P2.7 8051 PA ALE 8255 L PB AD7 E A1 DQ P0.7 A1 PC 74LS373 A0 P0.0 OC AD0 D7 A0 D0 D7 D0 Hình 5.4.2d: N i ghép 8051 v i 8255A cho ví d 2 - 198 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  15. Ví d 3: Cho sơ ghép n i 8051 v i 8255A như hình v (hình 5.4.2e), hãy: a) Tìm a ch c ng vào/ra ư c gán cho các c ng A, B, C và thanh ghi i u khi n. b) Tìm t i u khi n cho trư ng h p PA là u ra, PB là u vào, PC0 – PC3 là u vào, PC4 – PC7 là u ra. c) Vi t chương trình nh n d li u t PB g i ra PA. nh n d li u t PCL g i ra PCH. Gi i: a) T sơ ghép n i ta ư c b ng sau: A7 A6 A5 A4 A3 A2 A1 A0 /c c ng, CR x x 1 x x x 0 0 = 20H (PA) x x 1 x x x 0 1 = 21H (PB) x x 1 x x x 1 0 = 22H (PC) x x 1 x x x 1 1 = 23H (CR) RD P3.7 WR P3.6 A7 WR RD CS 8051 PA A2 8255 PB ALE LE A AD7 A1 PC P0.7 DQ A1 L PCU A0 74LS373 P0.0 D7 D0 RES AD0 A0 OC D7 D0 Hình 5.4.2e: N i ghép 8051 v i 8255A cho ví d 3 b) T i u khi n cho trư ng h p PA là u ra, PB là u vào, PC0 – PC3 là u vào, PC4 – PC7 là u ra là: 1000 0011B = 83H. c) Vi t chương trình nh n d li u t PB g i ra PA. nh n d li u t PCL g i ra PCH. CR EQU 83H ;thanh ghi tu dieu khien APORT EQU 20H ;dia chi cong A - 199 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  16. BPORT EQU 21H ;dia chi cong B CPORT EQU 22H ;dia chi cong C CRPORT EQU 23H ;dia chi t.ghi d.khien ... MOV A, #CR ;PA, PCH la cong vao, PB, ;PCL la cong ra MOV R0, #CRPORT ;nap dia chi cong thanh ghi ;dieu khien MOVX @R0, A ;xuat tu dieu khien MOV R0, #BPORT ;nap dia chi PB MOVX A, @R0 ;doc PB DEC R0 ;chi den PA (R0 = 20H) MOVX @R0, A ;gui ra PA MOV R0, #CPORT ;nap dia chi PC MOVX A, @R0 ;doc PC ANL A, #0FH ;che phan cao (duoc PCL) SWAP A ;trao doi phan cao va phan thap MOVX @R0, A ;gui den PCH i v i h th ng c n nhi u 8255A ta s d ng m ch gi i mã 74LS138 gi i mã như sơ dư i ây: A2 A0 A A3 B A1 C A4 8255A Y2 A5 G 2A CS A6 G 2B A7 G1 Hình 5.4.2f. S d ng 74LS138 ghép n i nhi u vi m ch 8255A Ví d 4: Cho sơ hình 5.4.2g, hãy l p trình cho 8255A : a) t PC1 lên cao. b) S d ng PC2 t o xung vuông liên t c v i dày xung là 50% D0 D7 WR WR 8255 RD RD A0 A0 PCi A2 M ch A1 A7 gi I mã A7 CS Hình 5.4.2f. Hình v mô t cho ví d 4 - 200 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  17. Gi i: a) t PC1 lên cao: T hình v 5.4.2c ta tìm ra ư c t i u khi n ch l p bit PC1 như sau: 0000 0011B MOV R0,#CRPORT;nap dia chi thanh ghi dieu ;khien MOV A, #00000011 ;chon PC1 = 1 MOVX @R0, A ;dat PC1 len cao (PC1 = 1) b) S d ng PC2 t o xung vuông liên t c v i dày xung là 50% AGAIN: MOV R0, #CRPORT ;nap dia chi cong ;thanh ghi dieu khien MOV A, #00000101 ;chon PC2 = 1 MOVX @R0, A ;dat PC2 len cao ACALL DELAY ;thoi gian giu cham MOV A, #00000100 ;chon PC2 = 0 MOVX @R0, A ;dat PC2 xuong thap ACALL DELAY ;thoi gian giu cham SJMP AGAIN ;lap lai Ví d 5: Hãy s d ng m ch gi i mã 74LS138 gi i mã ch n chip 8255A v i a ch cơ s c a c ng là 20h. Vi t chương trình i u khi n các 7 LED n i trên c ng PB (t PB0 – PB6) sáng theo quy lu t t trái qua ph i. Gi i: ORG 0000H CR EQU 80H ;PA, PB, PC LA CONG RA APORT EQU 20H ;DIA CHI CONG A BPORT EQU 21H ;DIA CHI CONG B CPORT EQU 22H ;DIA CHI CONG C CRPORT EQU 23H ;DIA CHI THANH GHI DIEU KHIEN MOV R0, #CRPORT ;nap dia chi thanh ghi dieu khien MOV A, #CR MOVX @R0, A ;xuat gia tri CR toi thanh ghi dk SANGLED: MOV R0, #BPORT ;nap dia chi cong B MOV A, #00H ;tat cac LED LAP: SETB C ;dat co CY MOVX @R0, A ;dua A toi cong ra ACALL DELAY ;tao tre RLC A ;xoay trai A JNC LAP ;tiep tuc sang cac LED - 201 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  18. SJMP SANGLED ;lap lai chu ky ban dau DELAY: MOV R3, #100 ;tao thoi gian tre HERE2: MOV R4, #255 ;dat R4 = 255 HERE: DJNZ R4, HERE ;R4 = 0 DJNZ R3, HERE2 RET END C1 U1 D[0..7] 19 XTAL1 AD[0..7] 33pF A[8..15] 11.0592MHz A[8..15] 18 XTAL2 C2 U2 U3 U4 ALE D0 3 2 A0 A2 1 15 Y0 D0 4 PA0 30 34 ALE D0 Q0 A Y0 D0 PA0 D1 4 5 A1 A3 2 14 Y1 D1 3 PA1 31 33 VCC EA D1 Q1 B Y1 D1 PA1 D2 7 6 A2 A4 3 13 Y2 D2 2 PA2 9 29 32 33pF RST PSEN D2 Q2 C Y2 D2 PA2 D3 8 9 A3 12 Y3 D3 1 PA3 31 D3 Q3 Y3 D3 PA3 D4 13 12 A4 11 Y4 D4 40 PA4 30 VCC D4 Q4 Y4 D4 PA4 D5 14 15 A5 A5 6 10 Y5 D5 39 PA5 29 D5 Q5 E1 Y5 D5 PA5 10 P3.0 D6 17 16 A6 A6 4 9 Y6 D6 38 PA6 1 28 P1.0 P3.0/RXD D6 Q6 E2 Y6 D6 PA6 C3 11 P3.1 D7 18 19 A7 A7 5 7 Y7 D7 37 PA7 2 27 P1.1 P3.1/TXD D7 Q7 E3 Y7 D7 PA7 12 P3.2 3 P1.2 P3.2/INT0 13 P3.3 RD 18 PB0 4 1 5 74LS138 100uF P1.3 P3.3/INT1 OE RD PB0 14 P3.4 ALE WR 36 19 PB1 5 11 P1.4 P3.4/T0 LE WR PB1 15 P3.5 A0 20 PB2 6 9 P1.5 P3.5/T1 A0 PB2 16 WR A1 21 PB3 7 8 74LS373 P1.6 P3.6/WR A1 PB3 17 RD 22 PB4 PB6 8 35 P1.7 P3.7/RD RESET PB4 23 PB5 PB5 VCC PB5 Y0 24 PB6 PB4 R1 6 AT89C51 RP1 CS PB6 25 PB7 PB3 0.5k PB7 PB2 1 14 PC0 PB1 PC0 D0 15 PC1 PB0 2 PC1 D1 16 PC2 3 PC2 D2 17 PC3 4 PC3 D3 13 PC4 5 PC4 D4 12 PC5 6 PC5 D5 11 PC6 7 PC6 D6 10 PC7 8 PC7 D7 9 10k 8255A 8 7 6 5 4 3 2 1 RP2 10k Sơ k t n i 8051 v i 8255A thông qua m ch ch t 74LS373 và gi i mã 74LS138 4.3. PH I GHÉP VI I U KHI N V I TH GI I TH C 1: PH I GHÉP 8051 V I MÀN HÌNH TINH TH L NG LCD, CHUY N I TƯƠNG T – S ADC VÀ C M BI N NHI T 4.3.1. PH I GHÉP VI X LÝ V I MÀN HÌNH TINH TH L NG LCD Ngày nay trong lĩnh v c thông tin và gi i trí, vi c dùng màn hình ng tia ca t t truy n th ng (CRT) ang d n ư c thay th b ng vi c s d ng màn hình tinh th l ng (LCD - Liquid Crystal Display). Vì LCD có nhi u ưu i m vư t tr i như: dày màn hình nh hơn r t nhi u , Kích thư c a d ng t lo i màn hình nh t i màn hình c c l n, Tiêu th ít năng lư ng và không nguy hi m b ng CRT. - 202 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
  19. LCD dùng trong thông tin gi i trí (Màn hình Tivi, máy vi tính) LCD dùng trong lĩnh v c i u khi n LCD dùng trong truy n thông (Màn hình i n tho i, hi n th c a h th ng chuyên d ng) ph n này chúng ta ch xét t i LCD lo i nh và vi c dùng LCD hi n th c a h th ng chuyên d ng và i nghiên c u cách ghép n i LCD v i 8051 và l p trình. 4.3.1.1. Mô t chân c a LCD LCD có t ng s 14 chân chia làm 3 nhóm (hình 4.3.1a): Nhóm1:(3chân) C p ngu n VDD, VSS: c p 5V, 0V VEE: thay i i n áp thay i tương ph n. Nhóm 2: (8 chân) Vào ra thông tin v i V K: T chân D0-D7 Nhóm 3:(3 chân) i u khi n vi c vào ra thông tin: E, RS, R/W E:(b t /t t) (cho phép/ không cho phép trao i thông tin v i V K) RS:(lo i thông tin trao i)Thông tin trao i là l nh i u khi n hay là d li u hi n th - Vcc, Vss, VEE: Vcc và Vss là chân ngu n +5V và chân t. Còn VEE ư c dùng i u khi n tương ph n c a LCD. - RS (Register Select) – Ch n thanh ghi: Có hai thanh ghi r t quan tr ng bên trong CPU. Chân RS ư c dùng ch n các thanh ghi này. N u RS = 0 thì thanh ghi mã l nh ư c ch n, cho phép ngư i dùng Biên so n: Ks Dương Qu c Hưng - 203 - Giáo Trình H Vi i u khi n
  20. g i m t l nh ch ng h n như xoá màn hình, ưa con tr v u dòng, … N u RS = 1 thì thanh ghi d li u ư c ch n và cho phép ngư i dùng g i d li u c n hi n th lên LCD. Hình 4.3.1a. Sơ chân c a LCD 14 chân - R/W (Read/Write) – Chân c/ghi: cho phép ngư i dùng c/ghi thông tin t /lên LCD. N u R/W = 1 thì c d li u , n u R/W = 0 thì ghi d li u - E (Enable) – Chân cho phép: ư c s d ng ch t thông tin hi n th có trên chân d li u. Khi d li u ư c c p n chân d li u thì m t xung t m c cao xu ng m c th p ư c áp n chân E LCD ch t d li u trên chân d li u. Xung này ph i r ng t i thi u 450ns. - D0 – D7: ây là các chân d li u 8 bit, ư c dùng g i thông tin lên LCD ho c c n i dung c a các thanh ghi trong LCD. hi n th ch cái và con s mã ASCII c a chúng ư c g i n chân này khi b t RS = 1. T nh ng c i m và ch c năng ã ư c c p trên ta có th i t i vi c hình thành vi c ghép n i c a LCD v i vi i u khi n như sau: - 204 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n

CÓ THỂ BẠN MUỐN DOWNLOAD

Đồng bộ tài khoản