Sử dụng linh kiện điện tử: Phần 2

Chia sẻ: Le Na | Ngày: | Loại File: PDF | Số trang:116

Thêm vào BST

Báo xấu

266
lượt xem 87
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tài liệu Linh kiện điện tử: Phần 2 gồm nội dung chương 9 đến chương 14 của Tài liệu. Phần 2 Tài liệu trình bày các mạch vi điện tử, Thyristor, Diac và Triac, cấu kiện quang bán dẫn, các cấu kiện bán dẫn đặc biệt, các dụng cụ đặc biệt và dụng cụ ion.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Sử dụng linh kiện điện tử: Phần 2

Chương 9 CÁC t16CH VI ĐIỆN Tử (IC) 9.1. KHẢI NIỆM CHUNG Trên 1 phiến bán dẫn đơn tinh thể có đường kính cỡ lOcm có khả năng cấy đưỢc 10^ đến 6.10® các nhóm transito sau khi đã chia nhỏ phiến bán dẫn thành từng modun (chip) riêng lẻ. Tuy nhiên chi phí lao động và do đó giá thành cho việc hoàn thiện rất cao. Thực hiện chế Hình 9.1. Bộ khuếch đai tầng thã'p 3 tầng dùng transito. Lạo tất cả các linh kiện transito, diot, điện trở đồng loạt theo một quy trình công nghệ xác định đã được chuẩn hoá, đồng thời thực hiện ngay các liên kết giữa các linh kiện này để tạo ra một hay nhiều mạch điện có chức năng xử lý gia công tín hiệu và được đóng gói trong 1 vỏ duy nhất sẽ mang lại ý nghĩa kinh tế kỹ thuật to lớn, đặc biệt là giá thành hạ và độ tin cậy cao. Một mạch điện được chế tạo như vậy được gọi là một mạch vi điện tử (Integrated C ircuit: IC). Hình 9.1 và 9.2 chỉ ra một IC đơn giản gồm 1 bộ khuếch đại tần thấp có 3 tầng khuếch đại với lôì vào giữa 2 chân 1-4, lổi ra 3-4 và cấp nguồn 2-4; IC đã xét được ký hiệu như hình 9.3.
9.2. KỸ THUẬT TÍCH HỢP CÁC LINH KIỆN 9.2.1. Kỹ thuật đơn khối Kỹ thuật đơn khôi lẻi công nghệ hiện đại chế tạo IC. Toàn bộ mạch điện đưỢc chè lạo trên 1 khen đơn tinh thể Silic duy nhất. Nhiều IC đưỢc c h ế tạ o đồng loạt trên phiến đđn tính sa u k h i đã ch ia n h ỏ th à n h từ n g đơn k h ôi có kích thưốc vài mm'“. Trên 1 đê bán dẫn loại p, dùng phương pháp nuôi cấy hoá học (gọi là phương pháp Epitaxi) tạo lên một lốp bán dẫn loại n. Sau đó thực hiện phủ lên bề mặt 1 lớp cách điện s ,02 nhò phương pháp thổi hơi nước HaO (phương pháp ướt) hay khí oxy 0^ (phương pháp khô) trên bề mặt lớp n vừa tạo ra trong môi trường nhiệt độ cao của 1 lò khuếch tán (1100^'C đến 1200''C). Sau vài giò sẽ có lớp S 1 2 mỏng cỡ vài i-tm. Tiếp O sau đó dùng phương pháp quang khắc tạo các cửa sổ (hình 9.4) nhò sử dụng mặt nạ có hình dạng xác định. Phủ SiO, Tạo cửa sổ n ^ n Lớp Epitaxi Đế p p -------- V-------- Hình 9.4. Chế tạo OPV, các bước thực hiện. Một lớp bán dẫn ỉoại p được khuếch tán qua cửa sổ (hình 9.5) sau đó lớp S 1 2O đưỢc k h ép k ín (hình 9.6). Việc lạo cửa sổ tiếp theo (hình 9.7) đã tạo ra các vùng "bán đảo" dẫn điện loại n, các bán đảo này Hình 9.5. cách ly nhau nhờ một tiếp xúc p-n. Các bán đảo dẫn điện loại n ________ /SiỌa p Hình 9.6. Sau khi khuếch tán Hình 9.7. Tạo lại cửa sổ trên lỏp vùng p phủ láp SiOj đóng lại. S ì O ị mới. Mỗi bán đảo vừa hình thành sẽ được dùng để chế tạo một linh kiện. Tại mỗi bán đảo sẽ xuất hiện ví dụ 1 transito npn sau khi hoàn thành việc chế tạo (hình 9.8), tức là sau khi lần thứ 3 tạo cửa sổ hẹp clio khuêch tán tạp chất, loại p V(3i nồng độ vừa phải và tiếp tục tạo cửa sổ, khuôch tán một ló'p tạp chất loại n lên trên lớp vừa tạo ra (hình 9.9). 181
Chú ý lốp tạp chất n cuối cùng nằm trên cùng, hình khối nhỏ nhất và có độ dẫn điện cao nhất (nồng độ tạp chất cao - điện trở thấp nhâ;). Lần thứ 5 thực hiện phủ lớp SÌO2 sau đó tạo các cửa sổ đưa ra 3 cực tưíng ứng B, E, c như trên hình 9.10. Diot bán dẫn được chế tạo theo cùig một quy trình vừa mô tả nhưng kết thúc sớm hơn ở giai đoạn đã có lổp bán dẫn loại p (hình 9.11). Điện trở (khuếch tán) cũng đưỢc chế tạo theí cùng một phương pháp công nghệ như trên, giá trị điện trỏ do nồng độ típ chất loại p quyết định (sẽ lớn khi nồng độ tạp chất thấp) như thể hiệr trên hình 9.12. Tụ điện trong IC cũng được chế tạo theo cách tạo tiếp X .C pn và sử T dụng điện dung của vùng pn khi phân cực ngưỢc (hình 9.13). Tất nhiên là các điện dung loại này có giá trị tương đối nhỏ. Hình 9.14 mô tả cấu trúc của một DMOSFET kênh p đưỢc chế tạo theo cùng quy trình công nghệ đã mô tả. Hình 9.15 là cấu tạo của một DMOSFET kênhn. 1 1 1«ỉtlllịlI tltlH 1 'M' l ị p n J n \ p Hlnh 9.8. Khuếch tán lớp p vào Hình 9.9. Tạo vùng n trong vùng p các đảo n đã có qua cửa sổ. của một bán đảo. B E \ l f Lvù n g emitơ I Vùng bazơ Vùng colectơ Hình 9.10. Tạo cửa sổ cho các Hình 9.11, Đảo Hình 9,12. Đảo tinh cực E, B và c . tinh thể cho diot. thể cho điện trỏ. i s G D s G D J r'* V p ________________ !_____________________ __________ ^ __________ Hình 9.13. Đảo tinh Hình 9.14. Đảo tinh thể Hình 9.15. Đảo tinh thể thể cho tụ điện. cho DMOSp. cho DMOSn- Công nghệ đơn khối không chế tạo đưỢc các tụ có điện dưng lớn và ^ 1^ các cuộn'dây. 182
Công đoạn tiếp sau là việc nôi liên kê"t giữa các “bán đảo” linh kiện riêng lẻ đã chế tạo thành 1 mạch hay nhiều mạch vối các chức năng khác nhau theo 1 dự tính (thiết kể) đã có trưóc. Các đoạn nôl mạch thưòng là các dây bán dẫn có điện trở rất thấp hay dây kim loại có dạng màng nhờ phương pháp bô"c bay kim loại. Quá trình phát triển công nghệ IC luôn hướng tối mục tiêu thu gọn kích thước các linh kiện riêng lẻ (kích thước các bán đảo) và nâng cao m ật độ tích hỢp các lin h k iện và do đó làm giảm kích thước và giảm chi phí sản xuất. BẢNG SAU CHO s ố LIỆU ĐỘ LỚN DIỆN TÍCH CÁC LINH KIỆN CH iỂm CHỖ TRÊN CHÍP Linh kiện Diện tích tối thiểu của bán đảo Transito BJT 0,01mm^ Transito MOS 0,002mm^ Điện trở 100Q 0,015mm^ Điện trd 10kQ 0,2mm^ IC đơn phiến thường có cấu hình vỏ dạng hình 9.16 hay hình 9.17. o k u 13 12 II 10 9 e 1 1 2 3 í s 6 7 Hình 9.16. Cấu hình vỏ hai hàng chân của IC. 183
Hình 9.17. IC loại vỏ tròn. 9.2.2. Kỹ thuật lai Kỹ thuật lai gồm hai công nghệ cơ bản: công nghệ màng mỏng và công nghệ lớp. 9.2.2.1. C nghệ màng mỏng ông Công aghệ màng mỏng có nguồn gốc từ công nghệ màng dẫn khi tiến h à n h th u gọn dần k ích thưốc m ạch điện tử. Các m ạch đ iện đưỢc kết cấu trên một phiến gô"m có kích thước cõ từ 20mm đến 30mm. Các đường dẫn bằng kim loại được làm trong chân không theo phương pháp bô"c bay và thưòng dùng vàng hay bạc. Các điện trỏ cũng được chế tạo theo phương pháp này: bề dài, chiều rộng, độ dầy và vật liệu làm lớp quyết định giá trị của điện trở. Việc tạo ra giá trị phù hỢp vổi yêu cầu được thực hiện nhờ tia laze cắt hay đô"t sau khi đã tạo lớp. Tụ điện giá trị điện dung nhỏ hay vừa được tạo ra trên mặt phiến gô"m theo đường dẫn hình xoắn ô’ (hình 9.18) và như vậy chúng chiếm khá nhiều diện c tích. Hình 9.19 cho hình ảnh của một modun đưỢc chê tạo hoàn thiện th eo công n gh ệ m àn g m ỏng với lớp vỏ ngoài dày được bảo vệ bỏi hỢp chất nhân tao. Hình 9.18. Cuộn dây phẳng đưỢc chế tạo trên mặt phẳng của phiến gốm. Hình 9.19. Modun màng mỏng. 9.2.2.2. Công nghệ lớp dẩy Công nghệ này thường sử dụng đế là tấm nhôm có lốp oxyt nhôm hay các tấm gôm có kích thước khác nhau. Dây dẫn là các đường được tạo ra theo phương pháp mài nhẫn từ 184
loại bột nhão có tính dẫn điện tô^t ban đầu sau khi được thiêu kết về thể rắn (hình 9.20). Điện trỏ được tạo ra cũng theo phương pháp này với loại bột nhão có độ dẫn khác nhau. Kích thưốc khối và loại vật liệu quyết định giá trị của điện trở và hiệu chỉnh giá trị nhờ mài bằng các tia cát. Tụ có điện dung nhỏ được tạo ra từ nhiều lớp kim loại hay vật liệu dẫn điện tô"t đưỢc ngăn cách nhờ các lớp cách điện được sản xuâ't đồng thời. Công nghệ lớp dầy không chế tạo được các cuộn dây. Diot, transito và các cấu kiện bán dẫn điện khác được đưa vào như 1 chip tinh thể được chế tạo đơn khốỉ đã thực hiện và được ghép nốí trực tiếp vào mạch, trên các đường bột nhão dẫn điện, để gắn kết chặt cũng theo phướng pháp thiêu kết. Hình 9.20 cho hình ảnh một mạch cấu tạo theo công nghệ lai. Công nghệ lai là sự phôi hỢp hai loại công nghệ màng dẫn và công nghệ bán dẫn để chế tạo vi điện tử. Hình 9.20. 9.3. VI ĐIỆN TỬ SỐ VÀ VI ĐIỆN TỬ TƯƠNG Tự 9.3.1. ÍC số Mạch điện chỉ có hai trạng thái điện áp ở lôl vào và lốì ra là có (giá trị 1) hay không có điện áp (giá trị 0) đưỢc định nghĩa là mạch số. Kỹ thuật sô là lĩnh vực bao gồm các mạch số sử dụng trong kỹ thuật tính toán, kỹ thuật điều chỉnh hay kỹ thuật đo lường số. Một IC số có thể chứa 10.000 mạch sô" cùng một chức năng, thưòng được chế tạo theo công nghệ đơn khôi và được chia thành 2 nhóm; công nghệ lưỡng cực và 185
công nghệ MOS. Công nghệ MOS cho phép tập trung linh kiện ở mức độ cao. Các chip được chế tạo đơn giản hơn, cần khoảng 40 công đoạn chế tạo so với 140 công đoạn khi dùng công nghệ lưỡng cực. IC MOS có điện trỏ cao do đó nó chỉ cần một công suất hoạt động cỡ 10% so vối IC lưõng cực cùng chức năng. IC lưõng cực cho ra công suất lốn, điện trở vào và điện trở ra nhỏ và có khả năng làm việc ở tần số cao hơn so với IC MOS. Có thể chia IC sô" trong công nghệ đơn khối theo mô hình sau: • Công nghệ DTL đưỢc xây dựng trên cấu t r ú c diot - transito - logic. Loại này đặc biệt nhạy cảm vối các loại nhiễu. • Công nghệ TTL (transito - transito - logic) cho phép dòng vào và dòng ra lớn, vê cơ bản không bị nóng khi làm việc. • Công nghệ ECL (logic ghép emitơ-emitơ coupled logic) ở đây các emitơ của các transito (BJT) ghép vối nhau và có điện trở emitơ chống bão hoà, IC được câ'u tạo từ các đảo transito và đảo điện trỏ kết hỢp lại có tổc độ hoạt động cao do thòi gian chuyển mạch nhỏ. 9.3.2.1C tương tự Khi IC được chế tạo để làm việc vối các tín hiệu vào biến thiên liên tục theo thời gian (gọi là tín hiệu tương tự) ta có nhóm IC tương tự (IC anolog). IC tường tự giải quyết các nhiệm vụ gia công xử lý tín hiệu tướng tự như khuếch đại, tạo sóng, trộn tín hiệu, lọc tín hiệu. Các cuộn dây và tụ điện lớn có thể được tạo ra nhò kỹ thuật ghép 186
nôl mạch theo tính chất Lạo thành mạch tương đương từ nhiều transito và điện trở theo nguyên tắc; Một mạch điện sẽ tương đương như 1 cuộn dây khi nó tạo ra điện áp nhanh pha hơn dòng điện 1 góc xấp xỉ 90°. H ay Một mạch điện sẽ tương đương như 1 tụ điện khi nótạo ra1 dòng điện nhanh pha hơn điện áp 1 góc xấp xỉ 90°. IC tương tự được dù n g rộng khắp trong n h iều lĩn h vực với giá th à n h chi phí ngày cà n g giảm và ch ất lượng n gày cà n g đưỢc n â n g cao có n h iều hứa hẹn cùng với IC sô phát triển rất m ạnh ỏ hiện tạ i và trong tương lai gần. 9.4. MỨC ĐỘ TÍCH HỢP VÀ MẬT ĐỘ ĐÓNG GÓI * Mật độ đóng gói cho xác định có bao nhiêu linh kiện hay có chức năng là linh kiện trên một diện tích chíp là Imm^. Ví dụ trong công ngh ệ lư õn g cực th ư òn g k h oản g 200 ph ần tử trên Im m “, công n gh ệ M OS có 10'^ đến 10' p h ần tử trên linm". * Mức độ tích hỢp là sô" lưỢng các phần tử chức năng tính trên 1 chíp. Hiện tại, mức độ tích hỢp với loại IC MOS là 4.10'* transito MOS được chế tạo trên 1 chíp. Theo mức độ tích hỢp có thể phán loại IC như sau: IC SSI tích hỢp cỡ nhỏ (vài trăm phần tử chức năng). IC MSI tích hỢp cỡ vừa (cỡ 10^ phần tử chức năng). IC LSI tích hợp cỡ lớn (khoảng 10^ đến Õ.IO“ p h ần tử chức năng). * IC VLSI mật độ tích hỢp cõ cực lớn (50.000 đến 80.000 phần tử chức năng đưỢc chế tạo trên 1 con chíp). 9.5. CÁC ƯU NHƯỢC ĐIỂ m c ủ a IC Các ưu điểm cơ bản của lin h kiện vi điện tử: Các quá trìn h công n gh ệ c h ế tạo IC n gày càn g hoàn th iện và tốĩ ưu, giá th à n h IC n gày cà n g th ấp . V iệc sử d ụ n g IC đdn giản m ang lại k ế t cấu gọn n h ẹ dễ dàng lắp ráp và th a y th ế với số lượng lớn. Chi phí n ă n g lượng cho 1 chíp thấp; có th ể phôi k ết hỢp để xử lý n h iều chức n ăn g, đa n h iệm vụ; h oạt động với độ tin cậy cao và dải tần được mở rộng. Các nhược điểm gặp phải là việc tìm hiểu và làm chủ kỹ th u ậ t cho việc sử dụng IC đòi hỏi kỹ th u ậ t viên phải được đào tạo lại hoặc đào tạo n ân g cao. Đ iều nàv đặc b iệt khó khăn khi gặp các loại IC LSI h ay IC 187
VLSI. Việc nôi lắp các IC với vài chục, hay vài trăm chân là kỹ thuật đòi hỏi công nghệ đặc biệt cao. Để đo lường kiểm tra chức năng IC cũng đòi hỏi kỹ thuật cao và các thiết bị chuyên dụng có giá thành cao. 9.6. 1C KHUẾCH ĐẠI THUẬT TOÁN (OPV) 9.6.1. Mở đầu OPV là dạng bộ khuếch đại 1 chiều chất lượng cao được sử dụng đa năng khá rộng rãi và phổ biến trong kỹ thuật mạch analog, đặc biột trong các phép tính analog. Ban đầu OPV có giá thành khá cao vì đòi hỏi chất lượng cao. Do công nghệ tiến bộ nhanh giá thành IC nói chung và OPV nói riêng giảm nhanh. OPV lúc đầu được chế tạo theo công nghệ lai, sau này chủ yếu là công nghệ đơn khối. 9.6.2. Cấu tạo nguyên lý hoạt động OPV còn có tên gọi bộ là khuếch đại vi sai do cấu tạo có nguồn gcc từ một mạch khuếch đại vi sai, thực chất là hai mạch khuếch đại có chung một lôl ra (hình 9.21). Mỗi mạch khuếch đại có mộL lôi vào riêng. Chỉ hiệu sô" điện áp giữa hai lối vào được mạch khuếch đại nên được gọi là mạch khuếch đại vi sai. Ký hiệu quy ước OPV cho trên hình 9.22 và 9.23. Hai đầu vào của OPV ký hiệu trên hình 9.24 vối đầu vào p (đánh dấu +) thể hiện tính chất không đảo pha tín hiệu cùng dấu Up) và (Ư A đầu vào N (đánh dấu -) thể hiện tính chất có đảo pha tín hiệu (Ua ngược dấu Un), Hình 9.25 mô tả trưòng hỢp hoạt động của OPV khi dùng lối vào N và dạng điện áp Un Ua tương ứng tại lốì vào và lối ra. 188
Hỉnh 9.22. Ký hiệu quy ước Hình 9.23. Ký hiệu OPV của OPV. Đầu vào p Hình 9.24. OPV vói các điện áp và Hình 9.25. Đổ thị và các cực của nó. theo t. Trong khi lối vào p khuếch đại tín hiệu, không làm đảo pha tín hiệu thì lối vào N khuếch đại nhưng làm đảo pha (đổi dấu) tín hiệu. 1 (9>180°) Hình 9.26. Các khả năng dùng lối vào của OPV. Thưòng OPV đưỢc cấp nguồn 1 chiều đôí xứng (ví dụ ± 15V hay ±12V...) có thể sử dụng cả hai lối vào p và N của OPV hay chỉ dùng 1 trong chúng, khi đó lốì vào còn lại không dùng được nốì với 1 điện áp cô" định (thường là OV) như thể hiện ở hình 9.26 (gọi là dùng lốì vào không đối Hỉnh 9.27. OPV dùng cả hai lối vào xứng) hoặc hình 9.27 (dùng lôi vào vi (vào vi sai). sai). Khi dùng lôl vào kiểu vi sai có: 189
u „ = V (Up - U h) PN UpN = U p - U n là điện áp vi sai V là hệ sô" khuếch đại của OPV Ua là điện áp tại lốì ra Nếu chọn Un = 0 OPV chỉ khuếch đại điện áp Up (hình 9.28) Khi đó Khi chọn Up = 0 (dấu trừ ở đây thể hiện tính chất đảo pha của cách dùng lô"i vào N) Hình 9.28. Khuếch đại Hình 9.29. Khuếch đại có không đảo pha khi = 0. đảo pha khi Up = 0. 9.6.3. OPV lý tưởng OPV lý tưởng là dạng OPV không thể có đưỢc khi sản xuất mà chỉ là IC có các thông số nhà sản xuất muốn đạt tối. Tức là tiêu chuẩn mẫu để đánh giá chất lượng một IC thực. Các yêu cầu lý tưởng của một OPV là; • Có hệ số khuếch đại V vô cùng lớn Y = oc • Có điện trỏ vào Re = oc (hay dòng vào In = Ip = 0) • Có điện trở ra R„ = 0 190
• Dải tần số’ làm việc í'„„„ = 0 = oc • Điện áp vi sai là vô cùng bé UpN = U|. - U k = 0 • Hệ sô" truyền đạt đồng pha Vjf„ = 0 Từ chối không khuếch đại thành phần diện áp đồng pha Up = U n (về biên độ và pha đều như nhau gọi là các điện áp đồng pha). • Hệ sô" nén đồng pha G = cc (đưỢc định nghĩa là tỷ sô" V và Vđfa). • Điện áp tạp âm là vô cùng bé u^pâm = 0 9.6.4. OPV thực tế So với tham số lý tưởng, OPV thực có các giá trị càng gần vói lý tưởng thì có chất lượng càng cao và chế tạo càng công phu khó khăn và do đó giá thành càng cao. Một số các tham sô" của IC OPV thực tế điển hình (thuộc nhóm chất lượng cao). • Hệ sô" khuếch đại V = 10® • Re = IkQ tới lO'^Mß • R = lOQ • Van. = 0.2 G = 5.10' • UtạpAn, « 3 |lV 9.6.5. ứng dụng OPV Hình 9.30 là một bộ khuếch đại đường tiếng dùng OPV có thể điều chỉnh hệ số khuếch đại và bù tần số’ Hình 9.31 là một bộ khuếch đại . trừ dùng OPV, với tín hiệu ra ưa = kiU, - kgUa hệ sô' ki kg phụ thuộc vào tỷ sô' giữa các điện trở nôi tới lối vào p và tỷ số giữa các điện trở nối tói lốì vào N tương ứng. Hình 9.32 là một bộ khuếch đại đảo pha dùng OPV, u„ ngưỢc pha vói Ug và hệ số’ V = . Hệ sô" V có được nhò viết R2 191
phương trình các dòng điện tại nút N với giả thiết In = Ip = 0. Khi đó U s - U n U n - U h Ir 2 = Ir i hay Ro R. Hình 9.30. Ví dụ bộ khuếch đại âm thanh có điều chỉnh tần số (âm sắc). ở hình 9.31 và 9.32: v = Ro Với OPV lý tưởng Un = ưp = 0 (do p nối tới ov nên Up = 0) u, u.. u,, R, T ừ đ ó - ^ = —^ hay v = - “ - ' R2 R. u. R, 192
CÂU HỎI ÔN TẬP - BÀI TẬP 1. Hãy mô tả công nghệ đơn khôi để chế tạo IC? 2. Loại vỏ IC kiểu hai rãnh là gì? 3. IC theo công nghệ lốp dầy đưỢc chế tạo như thế nào? 4. Công nghệ chô" tạo IC lai có đặc điểm gì? 5. Phân loại 2 nhóm IC tuyến tính và IC sô? 6. Phân biệt IC theo công nghệ lưỡng cực và IC theo côngnghệ MOS vê đặc điểm cấu tạo? 7. Mức độ tính hỢp và nhiệt độ đóng gói khác gì nhau? 8. Việc xây dựng OPV có đặc điểm gì? Hãy vẽ ký hiệu thông thường của OPV? 9. OPV lý tưởng có các tính chất và các tham số nhưthế nào? 10. Hãy vẽ một mạch khuếch đại không đảo phadùng OPV cho tín hiêu âm thanh có điều chỉnh âm sắc. 193 13-LKĐIỆN TỬ
Chưđng10 THYRISTOR 10.1. DIOT 4 LỚP (THYRISTOR DỈOT) 10.1.1. Câu tạo và hoạt động Diot 4 lốp là linh kiện bán dẫn đơn tinh thể ỹ A Si vói 4 vùng bán dẫn tạp chất loại n và p xen kẽ p nhau (hình 10.1). Diot 4 lớp có tên gọi khác là n thyristor diot hay trigờ diot gồm 2 điện cực là p anot (nỐl tới vùng p đầu tiên) và katot (nốì tói n vùng n cuối cùng). Như vậy diot 4 lớp có 3 chuyển tiêp pn mỗi chuyển tiếp được mô tả coi là một iK diot ký hiệu là Dj, Du và D iii (hình 10.2), Nếu đ ặ t Hình 10.1. D iot4 lớp. điện áp ngoài phân cực sao cho anot âm hơn katot (hình 10.3) Di và Dji bị khoá mặc dù D ]1 dẫn dòng điện qua diot chỉ là dòng ngược nhỏ. Khi đảo chiều phân cực U a k > 0 D ị và D||| được mỏ nhưng Dii khoá (hình 10.4) nên dòng chung là dòng ngược của Du nhỏ. Tăng dần Uak theo chiều dương, đến 1 giá trị điện áp ngưỡng nhất định (ký hiệu là Us), diot đột ngột chuyển sang dẫn điện với điện trở thấp đang từ trị sô”MQ trước khi Uak đạt tới Us giảm chỉ còn vài Q sau khi Uak đạt tới Ug. Diot 4 lớp là linh kiện có đặc tính chuyển mạch. Chúng có hai trạng thải rõ rệt là 1 trạng thái điện trỏ cao và một trạng thái điện trở thấp. ?A ?A Aọ- p p -D , Di Di n n -D „ Dii •^ K A Dii ^K A —O m p p Dni » ♦ • ♦ ^ ^ « 0 |I I n n K Hình 10.2. Cấu tạo mô Hình 10.3. Phân cực Hình 10.4. Phân cực phỏng của diot 4 lớp. ngược cho dỉot 4 lớp. thuận cho dỉot 4 lớp. Ký hiệu quy ưốc diot 4 lóp được cho trên hình 10.5 và đặc tuyến Von Ampe của diot được cho trên hình 10.6. 194
Đặc tuyến Von Ampe của diot 4 lớp trên hình 10.6 có thể chia nhỏ thành 4 vùng khác 5? nhau: vùng chắn ngược - vùng chắn thuận - 5 J^ I^ịệy ^¿3 ý vùng quá độ - vùng dẫn điện thuận. dìot 4 lớp. Trong vùng chắn ngược, dòng có chiều đi từ K tôi A và nhỏ cho tới giá trị Ư thì diot bị phá huỷ do đánh thủng. Rab ở vùng chắn thuận, dòng nhỏ do diot cổ điện trở cao khi điện áp Ư,\K Us, cho tới ngưỡng U,^K = ư s thì diot lật sang vùng có điện trở thấp với dòng điện hưóng từ A tới K có giá trị lớn được gọi là vùng dẫn điện. Đặc tuyến I - u hình 10.6 nhận được nhò mạch đo hình 10.7. Nếu điện trở của diot lúc dẫn điện rất nhỏ, phần chủ yếu của điện áp đặt vào u đã rơi trên điện trở Ry. Điện áp trên diot giảm xuông còn giá trị ƯH được gọi là điện áp duy trì, tương ứ ng lúc đó có dòng duy trì I||. N ếu giảm giá trị dòng hay áp trên diot tới giá trị Uh hay Ih diot lật về trạng thái điện trở cao. Trong vùng dẫn điện, diot 4 lớp có điện trỏ rất thấp nên điện áp trên diot rất nhỏ và tăng khi dòng tăng, cần hạn chế dòng điện này nhò việc dùng thêm điện trỏ mạch ngoài nổi tiếp với diot. 'Vùng dẫn I Vùng quá độ u (u Rv I 1 52 Uak 0 /< 7 3 = " Uh Vùng chân ngược Vùng chắn thuận Hình 10.6. Đặc tuyên Von Ampe của Hình 10.7. Mạch đo đ ặ c tuyến Von diot 4 lớp. Ampe của diot 4 lổp. Trong mạch sử dụng diot 4 lởp cần có 1 điện trở R đủ lớn mắc nối tiếp vôi diot để hạn chế dòng điện lúc ơiot dẫn điện để tránh cho dìot không bị phá huỷ về ơòng. Để giải thích nguyên nhân có đoạn lật trạng thái đột biến của diot có thể sử dụng mô hình cấu tạo hình 10.8 và mạch điện tương đưdng hình 10.9. Tuy nhiên ngắn gọn có thể hiểu là U a k = U s > 0 diot D u bị đánh thủng Zener làm toàn bộ hệ thông 3 diot đều dẫn điện theo chiều từ A tôi K. Mô hình (10.9) thể hiện diot 4 lớp có cấu tạo gồm hai 195
transito Tj loại pnp nối vối T2 loại npn. Trong mô hình này, bazơ của Tj nôl liền với colectơ của T2 và colectơ của Tj nốì với bazơ của T2, nghĩa là Iin “ Ic2 và I|32 —Ici- ?A ỹA p n p n <
• Rthir điện trở nhiệt giữa lớp chắn - môi trưòng thế hiện độ dẫn nhiệt khi làm mát. Các giá trị điển hình thường gặp của các tham số định mức trên là: Us « 50V ± 4V I|I « 14 đến 45m A Uu « 0,8V Is ~ 125|iA Ig « 15|.iA « 0,2)aS « 2Q « 5|aS Các tham sô" giới hạn của diot 4 lớp gồm có: • Dòng cho phép lớn nhất Ip. • Dòng xung cho phép lổn nhất I fm- • Công suất cho phép lớn nhất Lot- • Nhiệt độ môi trưòng lớn nhất U m ax* và nhiệt độ môi trường nhỏ nhất • Điện áp ngược cho phép lốn nhất Ư m R ax- Các giá trị điển hình của nhóm tham sô" giới hạn; Ip « 1 5 0 m A I j'M S5 1 0 A P„„*150mW T,„,„=.+65°C T,„„„ = - 40«c u,, « 60V 10.1.3. ứng dụng Diot 4 lốp được sử dụng làm khoá chuyển mạch và thường để điều khiển thyristo (xem phần 10.2). Có thể dùng diot 4 lốp trong mạch đếm và mạch tạo dao dộnịỊ xung với vai trò là phần tử khoá và thường chỉ dùng vối các mạch có công suất nhỏ. 10.2. THYRISTOR (SCR) 10.2.1. Câu tạo và hoạt động Thyristo có cấu t.ạo gồm 4 lốp bán dẫn loại p và n xen kẽ liên tiếp nhau, phần lớn có cấu tạo cơ bản giông diot 4 lớp với hai trạng thái làm việc là trạng thái điện trở cao và trạng thái điện trỏ thấp. Như vậy thyristo là một phần tử có tính chất chuyển mạch. Khi muôVi thyristo lật từ trạng thái này sang trạng thái kia cần có tín hiệu điều khiển nó. Thyrìsto là phần tử có tính chất chuyển mạch khi được điều khiển. 197
Hình 10.11 và 10.12 thể hiện cấu tạo của ỹA thyristo gồm 3 điện cực anot (A) katot (K) và cực điều khiển (G). Phần lớn thyristo có cực G nối ở vùng p (hình 10.11) gọi là loại điều 0 o- khiển phía katot. Một số ít trường hỢp có cực n G nôì ở vùng n (hình 10.12) gọi là loại điều àK khiển phía anot. Ký hiệu quy ước tương ứng Hình 10.11. Câu tạo của trong các mạch điện của thyristo được cho SCR điều khiển p trên hình 10.13. (thyristo điểu khiển katot). ?A — G o Ký hiệu chung loại sc R điều ỉoại SCR điều khiển katot khiển anot Hình 10.12. Cảu tạo của SCR điểu khiển N Hình 10.13. Ký hiệu quy ưóc của SCR. (thyristo điều khiển anot). Do thường làm việc với dòng lớn (công suất lớn) nên vùng p được bô" trí nằm ngoài (cực anot làm vỏ) và bị nóng, đặc biệt có nhiệt độ cao, cần có vỏ gắn trực tiếp với các phiến hoặc hệ thông làm mát, vùng n phía ngoài dùng làm katot và đưỢc nốì trực tiếp với dây dẫn (hình 10.14). Chân nối katot Chân nối cực cửa ọK "Đĩa thyristo" Chân nốl anốt Hình 10.14. Mặt cắt vỏ SCR công suât iớn. 198
Như vậy, cấu tạo của thyristo gồm 3 tiếp xúc pn hay mô tả như có 3 diot mắc nôl tiô"p xen kẽ nhau. D[ Dji và Diii khi phân cực Uak < 0, t h y r i s t o ở t r ạ n g t h á i k h o á ( h ư ớ n g ngưỢc). C ò n k h i c h o U a k * > 0 t h y r i s t o ở hưống chuyển mạch (hướng thuận). Hình 10. lõ mô tả trạng thái phân cực ngược và hình 10.16 mô tả trạng thái phân cực thuận của thyristo. A' Ọ A? < p Oi Di n Ọ o- D|| -ƯAK G o- 0|I p Dui Ot n n Ki Hình 10.15. Phân cực Hình 10.16. Phân cực ngược cho SCR. thuân cho SCR. Khi Uak < 0 D, và Dji bị khoá Djj tuy dẫn nhưng tình hình chung SCR bị khoá tạo ra vùng chắn ngược với điện trở cao cỡ MD cho đến khi U ak v ư ợ t q u á m ộ t g iá tr ị n g ư ỡ n g (đ iệ n á p n g ư ợ c tố ì đ a c h o p h é p ) S C R bị đ á n h th ủ n g vì n h iệ t v à bị p h á hỏng. K hi > 0 b a n đ ầ u D i v à D jj d ẫ n đ i ệ n n h ư n g b ị n g ă n b ỗ i D jj k h o á , S C R ở v ù n g c h ắ n th u ậ n với tr ạ n g th á i đ iệ n trở cao (v ài M íỉ) d ò n g đ iệ n từ A tới K là dòng ngược của D |1 nhỏ. Tăng Uak cho tdi một giá trị gọi là điện áp mồi Uko (ngưỡng lật 0 ), SCR đột ngột lật sang trạng thái dẫn đ iệ n với đ iệ n trở th ấ p . L ư u ý tro n g su ô t q u á tr ìn h này lu ô n g iữ ch o điện áp cực điều khiển Uc; = 0. Điện áp ngưỡng lật o (điện áp mồi U kq) là giả trị điện àp tại đó S C R lật từ trạng thái điện trỏ cao sang trạng thái điện trỏ thấp theo hướng thuận trong điều kiện giữ Uq = 0. Như vậy Uko chính là tham số Ug của diot 4 lớp. Hình 10.17 thể hiện đặc tuyến I - u của SCR khi hở mạch cực G có dạng như của diot 4 lớp với 4 vùng phân biệt: vùng chắn ngược, vùng chắn thuận, vùng dẫn thuận và vùng quá độ. Cần chú ý đặc tuyến I - ư phụ thuộc mạnh vào nhiệt độ theo cả hai hướng ngược (hình 10.17a) và hướng thuận (hình 10.17b). Khi nhiệt độ tăng các đường I - u có xu hướng cao hơn vói cùng điện áp phân cực. 199