Link xem tivi trực tuyến nhanh nhất xem tivi trực tuyến nhanh nhất xem phim mới 2023 hay nhất xem phim chiếu rạp mới nhất phim chiếu rạp mới xem phim chiếu rạp xem phim lẻ hay 2022, 2023 xem phim lẻ hay xem phim hay nhất trang xem phim hay xem phim hay nhất phim mới hay xem phim mới link phim mới

Link xem tivi trực tuyến nhanh nhất xem tivi trực tuyến nhanh nhất xem phim mới 2023 hay nhất xem phim chiếu rạp mới nhất phim chiếu rạp mới xem phim chiếu rạp xem phim lẻ hay 2022, 2023 xem phim lẻ hay xem phim hay nhất trang xem phim hay xem phim hay nhất phim mới hay xem phim mới link phim mới

intTypePromotion=1
ADSENSE

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:7

115
lượt xem
24
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Cửa sổ Timing Simulator Click vào Start để bắt đầu mô phỏng. Nếu mô phỏng thành công màn hình sẽ hiển thị thông báo sau: Click OK. Sau đó click vào Open SCF để xem dạng sóng mô phỏng. Hình: Màn hình chọn thời gian mô phỏng. VIII. Nạp chương trình vào KIT UP2 Khi soạn thảo, gán chân và biên dịch xong, chương trình sẽ tạo ra file .pof là file để nạp vào chip. Nhấp vào Max+Plus II= Programmer, thấy xuất hiện hộp thoại: Hình: Hộp thoại để tải chương trình vào chip Nhấp vào chương trình sẽ tự nạp đến khi...

Chủ đề:
Lưu

Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15

  1. Chương 15: Moâ phoûng Click vaøo Max+Plus II/Simulator (hoaëc File\project\Save & Simulate hoaëc File\project\save,Compile& Simulate hoaëc click vaøo bieåu töôïng treân thanh coâng cuï), cöûa soå Simulator ñöôïc môû : Hình: Cöûa soå Timing Simulator Click vaøo Start ñeå baét ñaàu moâ phoûng. Neáu moâ phoûng thaønh coâng maøn hình seõ hieån thò thoâng baùo sau:
  2. Click OK. Sau ñoù click vaøo Open SCF ñeå xem daïng soùng moâ phoûng. Hình: Maøn hình choïn thôøi gian moâ phoûng. VIII. Naïp chöông trình vaøo KIT UP2 Khi soaïn thaûo, gaùn chaân vaø bieân dòch xong, chöông trình seõ taïo ra file .pof laø file ñeå naïp vaøo chip.
  3. Nhaáp vaøo Max+Plus II=> Programmer, thaáy xuaát hieän hoäp thoaïi: Hình: Hoäp thoaïi ñeå taûi chöông trình vaøo chip Nhaáp vaøo chöông trình seõ töï naïp ñeán khi baûng thoâng baùo sau xuaát hieän : Khi ñoù chöông trình ñaõ ñöôïc naïp vaøo chip.
  4. B. NGOÂN NGÖÕ MOÂ TAÛ PHAÀN CÖÙNG VHDL I. Giôùi thieäu Tröôùc ñaây, haàu heát caùc thieát keá soá ñöôïc ñöa vaøo baèng tay thaønh moät coâng cuï döôùi daïng bieåu ñoà. Nhöng vôùi caùc thieát keá lôùn vaø phöùc taïp, ñaây laø quaù trình daøi doøng vaø toán keùm nhieàu veà thôøi gian. Toång hôïp logic söû duïng caùc ngoân ngöõ moâ taû phaàn cöùng ñang trôû neân phoå bieán khi thôøi gian thieát keá vaø giaù thaønh cuûa noù giaûm. VHDL laø ngoân ngöõ ñöôïc söû duïng roäng raõi ñeå thieát keá phaàn cöùng soá. VHDL laø chuû theå cuûa chuaån IEEE 1076 vaø 1164, ñöôïc hoã trôï bôûi caùc coâng cuï thieát keá baèng maùy tính vaø caùc nhaø cung caáp laäp trình logic. VHDL laø töø vieát taét cuûa VHSIC Hardware Description Language. VHSIC, Very High Speed Intergrated Circuit, laø moät chöông trình cuûa Boä Quoác Phoøng Myõ (USA Department of Defense) vaøo nhöõng naêm 1980. VHDL coù cuù phaùp töông töï vôùi ADA vaø PASCAL. Quy öôùc ngoân ngöõ laäp trình döïa vaøo moâ hình hoaït ñoäng lieân tuïc. Caùc thieát bò phaàn cöùng soá hoaït ñoäng song song. Ñieàu naøy coù nghóa laø quy öôùc ngoân ngöõ laäp trình döïa vaøo moâ hình hoaït ñoäng lieân tuïc hoaëc hoaït ñoäng phaàn cöùng soá khi chuùng döïa vaøo vieäc thöïc hieän lieân tuïc caùc leänh. VHDL ñöôïc thieát keá cho moâ hình song song. Trong VHDL, caùc bieán soá thay ñoåi khoâng trì hoaõn vaø caùc tín hieäu thay ñoåi vôùi trì hoaõn nhoû. Ñoái vôùi toång hôïp logic, thoâng thöôøng caùc tín hieäu ñöôïc söû duïng thay vì duøng caùc bieán soá ñeå vieäc moâ phoûng hoaït ñoäng töông töï nhö phaàn cöùng ñaõ ñöôïc toång hôïp. II. Ñaëc ñieåm
  5. 1. VHDL coù theå söû duïng ñeå laäp taøi lieäu thieát keá, thieát keá toác ñoä cao, moâ phoûng toång hôïp vaø kieåm tra phaàn cöùng.VHDL moâ taû phaàn cöùng töø möùc heä thoáng ñeán möùc coång, hoã trôï tính ñoàng thôøi (caùc thaønh phaàn töø nhoû ñeán lôùn cuøng hoaït ñoäng ôû moät thôøi ñieåm) 2. VHDL Coù khaû naêng hoã trôï phaân caáp thieát keá. Thieát keá chöùa moät moâ taû giao dieän vaø moät soá phaàn ñoäc laäp ñeå moâ taû hoaït ñoäng cuûa heä thoáng döïa treân chöùc naêng hoaëc caáu truùc cuûa caùc thaønh phaàn nhoû hôn. 3. VHDL cung caáp cô cheá ñeå truy caäp ñeán nhieàu thö vieän khaùc nhau. 4. Khi phaân chia heä thoáng thaønh nhöõng phaàn nhoû, ta coù theå moâ taû chi tieát hoaït ñoäng beân trong baèng caùc caáu truùc ngoân ngöõ laäp trình tuaàn töï nhö caùc leänh: If … Then … Else, Case, Loop, … Caùc leänh naøy cung caáp phöông phaùp ñôn giaûn ñeå taïo ra caùc thaønh phaàn phaàn cöùng döïa treân chöùc naêng cuûa chuùng. 5. Cho pheùp ngöôøi thieát keá ñaët caáu hình moâ taû hôïp phaàn caùc thoâng soá chung trong thieát keá. Moâ taû töông thích coù theå thay ñoåi kích thöôùc, ñaëc tính vaät lyù, ñònh thôøi, ñaëc tính taûi vaø moâi tröôøng hoaït ñoäng cuûa thieát keá. 6. Cho pheùp moâ taû caùc kieåu Bit, Boolean, Interger, Float, kieåu lieät keâ, kieåu maûng, kieåu baûng ghi, hoã trôï caùc kieåu do ngöôøi duøng ñònh nghóa vaø ñònh nghóa laïi caùc toaùn töû cuûa ngoân ngöõ. 7. Cho pheùp ñònh nghóa, söû duïng caùc haøm, thuû tuïc. Chöông trình con coù theå söû duïng ñeå bieán ñoåi kieåu, ñònh nghóa ñôn vò luaän lyù, loaïi ñôn vò toaùn töû, toaùn töû môùi vaø caùc öùng duïng khaùc trong ngoân ngöõ laäp trình.
  6. 8. Cho pheùp ñònh thôøi ôû taát caû caùc caáp, ñaët giaù trò cuûa tín hieäu, thôøi gian trì hoaõn, ñònh nghóa tín hieäu ñoàng boä. Ñoä roäng xung vaø raøng buoäc thôøi gian khaùc nhau. 9. Ngoân ngöõ coù caáu truùc ñeå ñaëc taû phaân caùch caáu truùc cuûa phaàn cöùng ôû taát caû caùc caáp. III. Ñaëc taû giao dieän vaø kieán truùc Ngoân ngöõ VHDL goàm 4 thaønh phaàn chính: 1. Package (optimal) 2. Entity 3. Architecture 4. Configuration (optimal) Moät thieát keá coù theå goàm moät hay nhieàu khai baùo package, entity, architecture vaø configuration. Moái lieân heä cuûa 4 khai baùo naøy ñöôïc minh hoaï nhö hình veõ. Trong ñoù chæ coù entity vaø architecture laø baét buoäc, coøn package vaø configuration coù theå coù hoaëc khoâng. Hình: Moái lieân heä cuûa caùc khai baùo 1. Package Moät package laø moät thuaät ngöõ thö vieän khoâng baét buoäc trong ngoân ngöõ VHDL. Noù laø taäp hôïp caùc khai baùo ñöôïc söû duïng
  7. trong thieát keá. Khi ñònh nghóa moät package, chuùng ta phaûi duøng thuaät ngöõ library vaø use ñeå nhöõng thaønh phaàn khaùc cuûa thieát keá coù theå söû duïng noù. Moät package chöùa ít nhaát moät trong caùc caáu truùc sau:  Constant: khai baùo tham soá heä thoáng (chieàu daøi ñöôøng daãn döõ lieäu).  Khai baùo kieåu döõ lieäu: ñònh nghóa caùc kieåu döõ lieäu duøng trong thieát keá. Taát caû caùc entity trong thieát keá phaûi duøng caùc kieåu giao tieáp chung nhö caùc kieåu Bus ñòa chæ chung.  Khai baùo component: Xaùc ñònh giao tieáp vôùi caùc entity ñöôïc chæ ñònh trong thieát keá.  Subprogram: Ñònh nghóa caùc thuaät toaùn coù theå ñöôïc söû duïng ôû baát cöù nôi naøo trong thieát keá. *Cuù phaùp Use LIBRARY_NAME.PACKAGE_NAME.ALL *Giaûi thích + LIBRARY_NAME: teân cuûa moät thö vieän VHDL + PACKAGE_NAME: teân cuûa package a. Caáu truùc: goàm 2 phaàn +Khai baùo: chöùa caùc thoâng tin goàm khai baùo constant, type vaø chöông trình con +Body: chöùa thoâng tin rieâng goàm khai baùo caùc kieåu cuïc boä vaø chöông trình con Chuù yù: khi khai baùo moät package chöùa nhöõng khai baùo chöông trình con, phaàn khoái töông öùng cuûa package phaûi ñònh nghóa caùc khoái chöông trình con.
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2