intTypePromotion=3

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:9

0
123
lượt xem
28
download

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nếu như áp dụng điều khiển này bằng logic mờ, ta có thể điều chỉnh tốc độ quay tùy ý theo tín hiệu số thông qua mạch điều biến xung. Ứng với nhiệt độ trong khoảng yêu cầu cùng với tốc độ quạt hồi tiếp về mà ta dùng các luật hợp thành của logic mờ để đưa ra một tín hiệu điều khiển. Từ tín hiệu đó, thông qua mạch chuyển đổi A/D để chuyển đổi tín hiệu analog đó thành số. Từ tín hiệu số ta qua mạch điều biến xung để điều khiển tốc độ quạt nhanh...

Chủ đề:
Lưu

Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25

  1. Chương 25: Chöông trình lieân keát LIBRARY IEEE; USE IEEE.STD_LOGIC_1164 .ALL; USE IEEE.STD_LOGIC_ARITH .ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; LIBRARY lpm; USE lpm.lpm_components.ALL; PACKAGE up1core IS COMPONENT dec_7seg PORT(hex_digit: IN STD_LOGIC_VECTOR(3 DOWNTO 0); segment_a, segment_b, segment_c, segment_d, segment_e, segment_f, segment_g : OUT STD_LOGIC); END COMPONENT; COMPONENT vga_sync PORT(clock_25Mhz, red, green, blue : IN STD_LOGIC; red_out, green_out, blue_out : OUT STD_LOGIC; horiz_sync_out, vert_sync_out : OUT STD_LOGIC; pixel_row, pixel_column :OUT STD_LOGIC_VECTOR(9 DOWNTO 0)); END COMPONENT; COMPONENT mouse PORT( clock_25Mhz, reset : IN STD_LOGIC; mouse_data : INOUT STD_LOGIC; mouse_clk : INOUT STD_LOGIC; left_button, right_button : OUT STD_LOGIC;
  2. mouse_cursor_row :OUT STD_LOGIC_VECTOR ( 9 DOWNTO 0); mouse_cursor_column : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)); END COMPONENT; END up1core; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_SIGNED.ALL; LIBRARY work; USE work.up1core.ALL; ENTITY vmouse IS Generic(ADDR_WIDTH: integer := 12; DATA_WIDTH: integer := 1); PORT(SIGNAL Clock,reset : IN STD_LOGIC; SIGNAL LSB_a, LSB_b, LSB_c, LSB_d : OUT STD_LOGIC; SIGNAL LSB_e, LSB_f, LSB_g, LSB_dp : OUT STD_LOGIC; SIGNAL MSB_a, MSB_b, MSB_c, MSB_d : OUT STD_LOGIC; SIGNAL MSB_e, MSB_f, MSB_g, MSB_dp: OUT STD_LOGIC; SIGNAL Red,Green,Blue : OUT STD_LOGIC;
  3. SIGNAL Horiz_sync,Vert_sync : OUT STD_LOGIC; signal mouse_data : INOUT STD_LOGIC; signal mouse_clk : INOUT STD_LOGIC); END vmouse; ARCHITECTURE behavior OF vmouse IS SIGNAL Red_Data, Green_Data, Blue_Data, vert_sync_int, color_on, Direction : STD_LOGIC; SIGNAL Size : STD_LOGIC_VECTOR (9 DOWNTO 0); SIGNAL mouse_cursor_row, mouse_cursor_column: STD_LOGIC_VECTOR (9 DOWNTO 0); SIGNAL pixel_row, pixel_column : STD_LOGIC_VECTOR (9 DOWNTO 0); SIGNAL LSB,MSB : STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL LSB_7SEG,MSB_7SEG :STD_LOGIC_VECTOR (6 DOWNTO 0); SIGNAL left_button, right_button : STD_LOGIC; BEGIN SYNC: vga_sync PORT MAP(clock_25Mhz => clock, red => red_data, green => green_data, blue => blue_data,
  4. red_out => red, green_out => green, blue_out => blue, horiz_sync_out => horiz_sync, vert_sync_out => vert_sync, pixel_row => pixel_row, pixel_column => pixel_column); MSD: dec_7seg PORT MAP(hex_digit => MSB,segment_a => MSB_a, segment_b => MSB_b, segment_c => MSB_c, segment_d => MSB_d,segment_e => MSB_e, segment_f => MSB_f, segment_g => MSB_g ); LSD: dec_7seg PORT MAP(hex_digit => LSB,segment_a => LSB_a, segment_b => LSB_b, segment_c => LSB_c, segment_d => LSB_d,segment_e => LSB_e, segment_f => LSB_f, segment_g => LSB_g ); mous:mouse PORT MAP(clock_25Mhz=>clock, reset=> reset, mouse_data=>mouse_data,mouse_clk=>mouse_clk, left_button=>left_button, right_button=>right_button, mouse_cursor_row=>mouse_cursor_row, mouse_cursor_column=>mouse_cursor_column ); Size
  5. Red_Data
  6. MSB_e : 11 MSB_f : 12 MSB_g : 13 MSB_dp : 14 LSB_a : 17 LSB_b : 18 LSB_c : 19 LSB_d : 20 LSB_e : 21 LSB_f : 23 LSB_g : 24 LSB_dp : 25 mouse_clk : 30 mouse_data : 31 reset : 41 Clock : 91 Red : 236 Green : 237 Blue : 238 Vert_sync : 239 Horiz_sync : 240 Löu vaø bieân dòch laïi chöông trình roài naïp leân KIT. Tuy nhieân keát quaû chöa hoaøn chænh, con troû vaãn chöa theå di chuyeån heát toaøn boä maøn hình. Do kich thöôùc cuûa ROM vaø cuûa con troû chuoät khoâng phuø hôïp vôùi kích thöôùc cuûa maøn hình.
  7. KEÁT LUAÄN VAØ HÖÔÙNG PHAÙT TRIEÅN Keát luaän Qua quaù trình tìm hieåu vaø thöïc hieän ñeà taøi cuøng vôùi caùc kieán thöùc maø thaày coâ truyeàn ñaït, chuùng em nhaän thaáy raèng FPGAs XC4005XL haõng Xilinx vaø caùc chip MAX7000S, chip FLEX10K haõng Altera coù khaû naêng laäp trình raát linh hoaït. Ta coù theå laäp trình ñeå thöïc hieän caùc moâ hình ñieàu khieån töø ñôn giaûn ñeán phöùc taïp nhö ñieàu khieån toác ñoä cuûa ñoäng cô, ñieàu khieån nhieät ñoä trong loø vi ba soùng, maùy giaët, tuû laïnh,… Trong ñeà taøi naøy, chuùng em ñaõ thöïc hieän ñöôïc moät soá öùng duïng treân KIT UP2 haõng Altera nhö chöông trình dòch led töø phaûi sang traùi vaø ngöôïc laïi, chöông trình ñeám vaø hieån thò treân LED 7 ñoaïn, maïch hieån thò nhieät ñoä ñieàu khieån ñoäng cô beân ngoaøi ñeå giao tieáp vôùi KIT UP2, caùc chöông trình giao tieáp vôùi VGA, Keyboard, mouse. Trong quaù trình thöïc hieän ñeà taøi, chuùng em gaëp khoù khaên veà phaàn meàm cuûa XILINX. Vì khi bieân dòch chöông trình thì linh kieän seõ ñöôïc gaùn chaân moät caùch ngaãu nhieân, khoâng phuø hôïp vôùi thieát keá neân ta phaûi gaùn chaân laïi cho linh kieän, nhöng phaàn meàm XILINX laïi khoâng hoã trôï cho phaàn naøy neân chuùng em phaûi chuyeån sang tìm hieåu vaø thöïc hieän treân KIT UP2 cuûa Altera. Tuy nhieân do thôøi gian vaø kieán thöùc coù haïn neân chuùng em chöa theå thöïc hieän ñöôïc nhöõng chöông trình phöùc taïp hôn. Kính mong söï ñoùng goùp yù kieán cuûa thaày coâ vaø caùc baïn ñeå ñeà taøi ñöôïc hoaøn thieän hôn. Höôùng phaùt trieån:
  8. Neáu nhö aùp duïng ñieàu khieån naøy baèng logic môø, ta coù theå ñieàu chænh toác ñoä quay tuøy yù theo tín hieäu soá thoâng qua maïch ñieàu bieán xung. ÖÙng vôùi nhieät ñoä trong khoaûng yeâu caàu cuøng vôùi toác ñoä quaït hoài tieáp veà maø ta duøng caùc luaät hôïp thaønh cuûa logic môø ñeå ñöa ra moät tín hieäu ñieàu khieån. Töø tín hieäu ñoù, thoâng qua maïch chuyeån ñoåi A/D ñeå chuyeån ñoåi tín hieäu analog ñoù thaønh soá. Töø tín hieäu soá ta qua maïch ñieàu bieán xung ñeå ñieàu khieån toác ñoä quaït nhanh chaäm theo tín hieäu. Moâ hình ñieàu khieån toác ñoä quaït töï ñoäng theo nhieät ñoä moâi tröôøng TAØI LIEÄU THAM KHAÛO 1. www.Xilinx.com 2. www.Altera.com 3. Rapid Prototyping Pf Digital Systems James O.Hamblen Michael D. Furman

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản