Ngôn ngữ mô tả phần cứng HDL Verilog

Xem 1-9 trên 9 kết quả Ngôn ngữ mô tả phần cứng HDL Verilog

Về một giải pháp cứng hóa phép tính lũy thừa modulo

Bài viết trình bày giới thiệu, phân tích lựa chọn thuật toán lũy thừa modulo và phép nhân modulo Montgomery dựa trên một số công trình nghiên cứu trên thế giới. Phép tính lũy thừa modulo được thực thi bằng ngôn ngữ mô tả phần cứng HDL Verilog số modulo lựa chọn 2048 bit, chip FPGA XC7z045.

7p vivirginia2711 09-12-2020 47 9 Download

Thực hành Thiết kế mạch số với HDL - ĐH Bách khoa TP.HCM

Tài liệu "Thực hành thiết kết mạch số với HDL" được soạn thảo nhằm mục đích hỗ trợ các bạn sinh viên trong việc tiếp xúc với ngôn ngữ đặc tả phần cứng. Mà cụ thể là hỗ trợ cho môn học thiết kết mạch số với HDL. Tài liệu này bao gồm 9 bài, nội dung chu yếu hướng đến việc học tư duy thiết kết phần cứng. Giúp sinh viên luyện tập các kỹ năng lập trình với Verilog, mô phỏng trên Model Sim hay trực tiếp trên board DE2.

84p minhdai2410 09-11-2014 283 67 Download

Thực trạng nâng cao HDL: Tổng quan về HDL, VHDL, Verilog và thiết kế bộ giải mã dùng verilog

VDHL là ngôn ngữ mô tả phần cứng cho các kiểu mạch số trong phạm vị các kết nối đơn giản của các cổng đến những hệ thống phức tạp.VHDL là viết tắt của VHSIC Hardware Description Language và VHSIC là viết tắt của Very High Speed Integrated Circuits.

50p luckystar_117 06-12-2013 130 34 Download
Hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA: Bài 5

Verilog là một ngôn ngữ mô tả phần cứng HARDWARE DESCRIPTION LANGUAGE (HDL).Một ngôn ngữ mô tả phần cứng là một ngôn ngữ sử dụng để mô tả một hệ thống số : ví dụ như một bộ chuyển mạch số, một vi xử lý, một bộ nhớ memory hay đơn giản chỉ là một flip-flop. Có nghĩa là bằng cách sử dụng ngôn ngữ mô tả phần cứng HDL, chúng ta có thể mô tả bất cứ phần cứng số nào tại bất kỳ mức độ nào...

17p phi_thien_dao 30-05-2013 371 60 Download
Thực hành thiết kết mạch số với HDL

Bộ tài liệu thực hành thiết kết mạch số với HDL được soạn thảo nhằm mục đích hỗ trợ các bạn sinh viên trong việc tiếp xúc với ngôn ngữ đặc tả phần cứng. Mà cụ thể là hỗ trợ cho môn học thiết kết mạch số với HDL. Tài liệu này bao gồm 9 bài, tương ứng với 9 buổi. Nội dung chu yếu hướng đến việc học tư duy thiết kết phần cứng. Giúp sinh viên luyện tập các kỹ năng lập trình với Verilog, mô phỏng trên Model Sim hay trực tiếp trên board DE2. Mặc dù...

84p vinhtk7ce 06-07-2012 217 66 Download
Thiết kế mạch logic bằng Verilog - HDL

Verilog là một trong hai ngôn ngữ mô tả phần cứng chính (gồm VHDL và Verilog HDL) được người thiết kế phần cứng sử dụng để mô tả, thiết kế các hệ thống số, ví dụ như máy tính hay linh kiện điện tử.Verilog dễ học và dễ sử dụng hơn VHDL. Verilog được chuẩn hoá theo chuẩn IEEE vào năm 1995 và 2001. Verilog rất giống ngôn ngữ C và được giới chuyên môn nghiên cứu, sử dụng nhiều.Verilog HDL có thể được sử dụng để thiết kế hệ thống số ở nhiều mức khác nhau, ví dụ ở...

45p manhgiau2004 09-06-2011 578 145 Download
Đề thi cuối kì verilog hdl

Tài liệu tham khảo về đề thi cuối kì verilog hdl...

3p vanlektmt 13-05-2011 197 39 Download
Design Through Verilog HDL

Tham khảo tài liệu 'design through verilog hdl', công nghệ thông tin, kỹ thuật lập trình phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

0p thanhmaikmt 16-02-2011 949 30 Download
Bài giảng Hệ thống số - Phần Verilog

Verilog HDL là một trong hai ngôn ngữ mô phỏng phần cứng thông dụng nhất, được dùng trong thiết kế IC, ngôn ngữ kia là VHDL. HDL cho phép mô phỏng các thiết kế dễ dàng, sửa chữa lỗi, hoặc thực nghiệm bằng những cấu trúc khác nhau. Các thiệt kế được mô tả trong HDL là những kỹ thuật độc lập, dễ thiết kế, dễ tháo gỡ, và thường để đọc hơn ở dạng biểu đồ, đặc biệt là ở cách mạch điện lớn....

42p xavang_1212 12-01-2011 244 66 Download