Thiết kế logic số (Digital logic design)
Chương IV: Thiết kế các mạch số thông dụng
TS. Hoàng Văn Phúc Bộ môn KT Xung, số, Vi xử lý
https://sites.google.com/site/phucvlsi/teaching 1/2014
Nội dung
Định dạng số thực trong thiết kế số
2
Tài liệu tham khảo
Giáo trình (320-350)
IEEE Standard for Binary Floating-Point Arithmetic.
Computer Arithmetic Algorithms and Hardware Designs
ANSI/IEEE Standard No. 754.
– Oxford University Press - 2000
3
Các định dạng số thực
Floating point number Fixed point number Fraction representation Others
4
Fixed-point number
5
Floating point number
6
IEEE 754 standard
IEEE - 754 Single Precission
IEEE - 754 Double Precission
7
Real number distribution
Floating-point
Fixed-point
8
Rounding schema
Làm tròn hướng tới 0 Làm tròn hướng tới -
9
Rounding schema
Làm tròn hướng tới +∞
10
Rounding schema
Làm tròn hướng tới số
Làm tròn hướng tới số gần nhất chẵn gần nhất lẻ
11
Floating point adder (FPA)
12
FPA-phase 1
13
FPA-phase 2
14
FPA-phase 3
15
FPA-Phase 4
16
Mạch nhân số thực dấu phảy động
17
Mạch chia số thực dấu phảy động
18
Trắc nghiệm
Câu 1: Ưu điểm chính số thực dấu phẩy động so với số thực dấu phẩy tĩnh là
A. Có miền biểu diễn lớn và có dấu phẩy động B. Có miền biểu diễn lớn C. Có miền biểu diễn lớn, biểu diễn được các giá trị
nhỏ độ chính xác cao
D. Có miền biểu diễn lớn và đơn giản hóa trong việc
thiết kế các khối tính toán
19
Trắc nghiệm
Câu 2: Thao tác làm tròn số thực là bắt buộc vì
A. Các phép toán trên số thực không có độ chính xác
tuyệt đối
B. Số thực có dạng dẫu phảy động C. Số lượng bit biểu diễn số là giới hạn D. Đảm bảo độ chính xác tốt nhất cho phép toán
20
Trắc nghiệm
Câu 3: Nhược điểm chính của số thực dấu phẩy tĩnh là
A. Có độ chính xác không cao B. Phân bố không đều C. Các khối xử lý tính toán có cấu trúc phức tạp D. Có miền biểu diễn hạn chế
21
Trắc nghiệm
Câu 4: Ưu điểm chính của số thực dấu phẩy tĩnh:
A. Đơn giản
B. Phân bố đồng đều
C. Dễ thiết kế các khối tính toán
D. Kế thừa được các thiết kế của số nguyên
22
