intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Vi xử lý- Chương 6: Giao tiếp ngoại vi

Chia sẻ: Minh Anh | Ngày: | Loại File: PDF | Số trang:41

Thêm vào BST
Báo xấu
101
lượt xem 6
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Vi xử lý - Chương 6: Giao tiếp ngoại vi" cung cấp cho người học các nội dung: Cổng giao tiếp song song, cổng giao tiếp nối. Hi vọng đây sẽ là một tài liệu hữu ích dành cho các bạn sinh viên Công nghệ thông tin dùng làm tài liệu học tập và nghiên cứu.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Vi xử lý- Chương 6: Giao tiếp ngoại vi

  1. dce 2009 Chương 6 - Giao tiếp ngoại vi 1. Cổng giao tiếp song song. BK TP.HCM 2. Giao tiếp nối tiếp. ©2009, CE Department
  2. dce 2009 Cổng giao tiếp song song Có 3 cổng 8 bit, 2 chiều : PORTA, PORTB và PORTC. Mỗi cổng có 3 thanh ghi : TRISx : chọn chiều dữ liệu 8 bit. 0 = Output 1=Input PORTx : dùng để đọc dữ liệu từ ngoài thiết bị vào hoặc cũng có thể đọc lại dữ liệu đã ghi ra cổng LATx. LATx : dùng để chốt dữ liệu xuất ra cổng (thường dùng phục vụ cơ chế Đọc-Sửa-Ghi). ©2009, CE Department 2
  3. dce 2009 Sơ đồ khối 1 bit của cổng Dữ liệu đã xuất ra 1 bit của tuyến dữ liệu Dữ liệu từ thiết bị về hoặc dữ liệu xuất ra ©2009, CE Department 3
  4. dce 2009 Cổng A Các bit của cổng A có thể sử dụng theo nhiều chức năng : Bit xuất / nhập thông thường. Chức năng chuyên dụng khác như : Ngỏ nhập tương tự (RA5, RA3 - RA0 ). [Mặc định sau khi RESET] Ngỏ nhập điện áp chuẩn (Vref) trong chế độ A-D hoặc so sánh. Ngỏ nhập xung sự kiện cho bộ định thì 0 (RA4). Ngỏ xuất chế độ so sánh (RA5, RA4). Chân của bộ dao động chính (RA7, RA6). Ngỏ nhập phát hiện điện áp thấp (RA5). Chân RA4 có ngỏ ra dạng cực máng hở (open drain), ngỏ nhập dạng Schmitt trigger. Các chân RA khác có ngỏ ra dạng CMOS, ngỏ nhập dạng TTL. ©2009, CE Department 4
  5. dce 2009 Chức năng các bit cổng A Chân Ngỏ nhập Chức năng OSC1/CLKI/RA7 TTL OSC1 / Nhập xung clock OSC2/CLKO/RA6 TTL OSC2 / Xuất xung clock Nhập tương tự / Nhập chọn slave cho MSSP / RA5/AN4/SS/LVDIN/C2OUT TTL Nhập phát hiện điện áp thấp / Xuất so sánh 2 Nhập xung sự kiện cho Timer0 / Xuất so sánh RA4/T0CKI/C1OUT ST 1 (Open drain) RA3/AN3/VREF+ TTL Nhập tương tự / Xuất Vref+ Nhập tương tự / Xuất Vref- / Xuất Vref so RA2/AN2/VREF-/CVREF TTL sánh RA1/AN1 TTL Nhập tương tự RA0/AN0 TTL Nhập tương tự ©2009, CE Department 5
  6. dce 2009 Lập trình cổng A Xóa nội dung cổng A về 0 : clrf PORTA clrf LATA Chọn các chân RAi dùng theo kỹ thuật số (digital IO) : movlw 0x0F movwf ADCON1 Chọn chiều xuất / nhập cho các chân RAi : movlw 0xCF ; RA3-RA0 nhập, RA5-RA4 xuất. movwf TRISA ©2009, CE Department 6
  7. dce 2009 Sơ đồ chân RA5, RA3 - RA0 ©2009, CE Department 7
  8. dce 2009 Sơ đồ chân RA4 Dạng cực máng hở Dạng Schmitt trigger ©2009, CE Department 8
  9. dce 2009 Cổng B Các bit của cổng B có thể sử dụng theo nhiều chức năng : Bit xuất / nhập thông thường. Chức năng chuyên dụng khác như : Ngỏ nhập tương tự (RB4-RB0). [Mặc định sau khi RESET] Ngỏ nhập ngắt quãng ngoài (RB2-RB0). Ngỏ nhập ngắt quãng đổi trạng thái (RB7-RB4). Thường dùng cho việc đánh thức CPU bằng cách nhấn phím. Ngỏ nhập cho chế độ lấy mẫu (RB3). Lập trình nối tiếp ICSP (RB7-RB5). Ngỏ xuất so sánh (RB3). Các chân RBi đều có trở kéo lên bên trong được lập trình. Khi được dùng làm ngỏ nhập ngắt quãng hoặc lập trình nối tiếp, các tín hiệu đều qua mạch Schmitt trigger. ©2009, CE Department 9
  10. dce 2009 Chức năng các bit cổng B Chân Ngỏ nhập Chức năng RB7/KBI3/PGD TTL/ST Ngắt đổi trạng thái 3 / Dữ liệu lập trình nối tiếp RB6/KBI2/PGC TTL/ST Ngắt đổi trạng thái 2 / Clock lập trình nối tiếp Ngắt đổi trạng thái 1 / Cho phép lập trình ICSP điện RB5/KBI1/PGM TTL/ST áp thấp RB4/AN11/KBI0 TTL Nhập tương tự / Ngắt đổi trạng thái 0 Nhập tương tự / Nhập lấy mẫu 2 / Xuất so sánh 2 / RB3/AN9/CCP2 TTL/ST Xuất PWM (khi CCP2MX được lập) RB2/AN8/INT2 TTL/ST Nhập tương tự / Nhập ngắt ngoài 2 RB1/AN10/INT1 TTL/ST Nhập tương tự / Nhập ngắt ngoài 1 RB0/AN12/INT0 TTL/ST Nhập tương tự / Nhập ngắt ngoài 0 ©2009, CE Department 10
  11. dce 2009 Sơ đồ chân RB7-RB5 Chọn trở kéo lên Trở kéo lên Dạng Schmitt trigger ©2009, CE Department 11
  12. dce 2009 Sơ đồ chân RB2-RB0 ngắt ngoài ©2009, CE Department 12
  13. dce 2009 Sơ đồ chân RB3 ©2009, CE Department 13
  14. dce 2009 Cổng C Các bit của cổng C có thể sử dụng theo nhiều chức năng : Bit xuất / nhập thông thường. Chức năng chuyên dụng khác như : Chân truyền / nhận nối tiếp bất đồng bộ (RC7,RC6). Chân dữ liệu / clock nối tiếp đồng bộ (RC7,RC6). Chân lập trình SPI / I2C (RC5-RC2). Chân giao tiếp của bộ CCP (RC2,RC1). Chân dao dộng cho Timer1 (RC1,RC0). ©2009, CE Department 14
  15. dce 2009 So đồ chân RCi ©2009, CE Department 15
  16. dce 2009 Chức năng các bit cổng C Chân Ngỏ nhập Chức năng Dữ liệu nhận nối tiếp bất đồng bộ / Dữ liệu nối RC7/RX/DT ST tiếp đồng bộ Dữ liệu truyền nối tiếp bất đồng bộ / Clock nối RC6/TX/CK ST tiếp đồng bộ RC5/SDO ST Xuất dữ liệu MSSP RC4/SDI/SDA ST Nhập dữ liệu SPI / xuất nhập dữ liệu I2C RC3/SCK/SCL ST Clock cho chế độ SPI / Clock chế độ I2C™ RC2/CCP1 ST Nhập lấy mẫu 1 / Xuất so sánh 1 / Xuất PWM1 Nhập dao động Timer1 / Nhập lấy mẫu 2 / Xuất RC1/T1OSI/CCP2 ST so sánh 2 / xuất PWM (khi bit CCP2MX bị cấm) RC0/T1OSO/T1CKI ST Xuất dao động Timer1 / Nhập clock Timer1 ©2009, CE Department 16
  17. dce 2009 2. Giao tiếp nối tiếp PIC 18F2220 có các khả năng giao tiếp nối tiếp sau : Khối MSSP (Master Synchronous Serial Port) cung cấp khả năng giao tiếp với các vi điều khiển khác và các vi mạch ngoại vi (EEPROM, thanh ghi dịch, vi mạch lái màn hình, vi mạch chuyển đổi AD. . .) theo hai phương pháp : SPI (Serial Peripheral Interface). I2C (Inter-Integrated Circuit). Khối USART (Universal Synchronous Asynchronous Receiver Transmitter) cho phép hoạt động theo các chế độ : Truyền nhận bất đồng bộ (song công). Truyền nhận đồng bộ chủ (bán song công). Truyền nhận đồng bộ tớ (bán song công). ©2009, CE Department 17
  18. dce 2009 Chế độ SPI của MSSP Chế độ SPI (Serial Peripheral Interface) cho phép truyền nhận đồng thời dữ liệu đồng bộ 8 bit. Các tín hiệu sử dụng trong chế độ này : SDO - Dữ liệu truyền nối tiếp. SDI - Dữ liệu nhận nối tiếp. SCK - Xung clock SS - Chọn slave (chỉ dùng khi chọn chế độ slave). ©2009, CE Department 18
  19. dce 2009 Sơ đồ khối chế độ SPI Dữ liệu vào thanh ghi dịch Dữ liệu ra Xung clock ©2009, CE Department 19
  20. dce 2009 Thanh ghi SSPSTAT SMP CKE D/A P S R/W UA PS SMP : lấy mẫu bit Trong chế độ SPI chủ : 1= lấy mẫu dữ liệu ở cuối bit 0= lấy mẫu dữ liệu ở giữa bit Trong chế độ SPI tớ : phải được xóa về 0. (bit 6) CKE : Chọn cạnh tác động của xung clock truyền Khi CKP=0: 1= truyền dữ liệu theo cạnh lên 0= truyền dữ liệu theo cạnh xuống Khi CKP=1 1= truyền dữ liệu theo cạnh xuống 0= truyền dữ liệu theo cạnh lên ©2009, CE Department 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2