Giáo trình Điện tử số: Tập 1 - ThS. Trần Thị Thúy Hà, ThS. Đỗ Mạnh Hà

Chia sẻ: Nguyễn Đức Cường | Ngày: | Loại File: PDF | Số trang:364

Thêm vào BST

Báo xấu

394
lượt xem 126
download

Giáo trình Điện tử số: Tập 1 - ThS. Trần Thị Thúy Hà, ThS. Đỗ Mạnh Hà

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Mời các bạn tham khảo Giáo trình Điện tử số: Tập 1 sau đây để nắm bắt những kiến thức về hệ đếm, đại số Boole, cổng logic TTL và CMOS, mạch logic tổ hợp, mạch logic tuần tự. Với các bạn chuyên ngành Điện - Điện tử và các bạn quan tâm tới lĩnh vực này thì đây là tài liệu hữu ích.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình Điện tử số: Tập 1 - ThS. Trần Thị Thúy Hà, ThS. Đỗ Mạnh Hà

HäC VIÖN C¤NG nghÖ b−u chÝnh viÔn th«ng ThS. TrÇn thÞ thóy hμ - ths. §ç m¹nh Hμ (TẬP 1) Nhμ xuÊt b¶n th«ng tin vμ truyÒn th«ng Hμ Néi, 11-2009
LỜI NÓI ĐẦU Cùng với sự tiến bộ của khoa học và công nghệ, các thiết bị điện tử đã, đang và sẽ tiếp tục được ứng dụng ngày càng rộng rãi và mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng như đời sống xã hội. Việc xử lý tín hiệu trong các thiết bị điện tử hiện đại đều dựa trên cơ sở nguyên lý số. Bởi vậy việc nắm vững kiến thức về điện tử số là yêu cầu bắt buộc đối với kỹ sư điện, điện tử, viễn thông và CNTT hiện nay. Kiến thức về Điện tử số không phải chỉ cần thiết đối với kỹ sư các ngành kể trên mà còn cần thiết đối với nhiều cán bộ kỹ thuật các chuyên ngành khác có ứng dụng điện tử. Nhằm giới thiệu một cách hệ thống các khái niệm cơ bản về điện tử số, các cổng logic, các phần tử cơ bản, các mạch số chức năng điển hình, các phương pháp phân tích và thiết kế mạch logic ... Học viện Công nghệ Bưu chính Viễn thông phối hợp với Nhà xuất bản Thông tin và Truyền thông xuất bản cuốn sách “Giáo trình Điện tử số” (02 tập). Giáo trình bao gồm các kiến thức cơ bản về cơ sở đại số logic, mạch cổng logic, mạch logic tổ hợp, các trigơ, mạch logic tuần tự, các mạch phát xung và tạo dạng xung, các bộ nhớ thông dụng. Giáo trình còn bao gồm các kiến thức cơ bản về cấu kiện logic khả trình và ngôn ngữ mô tả phần cứng VHDL. Đây là ngôn ngữ phổ biến hiện nay dùng để mô tả cho mô phỏng cũng như thiết kế các hệ thống số. Nội dung giáo trình gồm 02 tập có 9 chương: 7 chương đầu do ThS. Trần Thị Thúy Hà biên soạn, 2 chương cuối do ThS. Đỗ Mạnh Hà biên soạn. Trước và sau mỗi chương đều có phần giới thiệu và phần tóm tắt để giúp người học dễ nắm bắt kiến thức. Các câu hỏi ôn tập để người học kiểm tra mức độ nắm kiến thức sau khi học mỗi chương.
Giáo trình gồm 02 tập có 9 chương được bố cục như sau: Tập 1 gồm: Chương 1: Hệ đếm. Chương 2: Đại số Boole. Chương 3: Cổng logic TTL và CMOS. Chương 4: Mạch logic tổ hợp. Chương 5: Mạch logic tuần tự. Tập 2 gồm: Chương 6: Mạch phát xung và tạo dạng xung. Chương 7: Bộ nhớ bán dẫn. Chương 8: Cấu kiện logic khả trình (PLD). Chương 9 : Ngôn ngữ mô tả phần cứng VHDL. Trên cơ sở các kiến thức căn bản, giáo trình đã cố gắng tiếp cận các vấn đề hiện đại, đồng thời liên hệ với thực tế kỹ thuật. Tuy nhiên do thời gian biên soạn có hạn nên cuốn giáo trình có thể còn những thiếu sót, rất mong được bạn đọc góp ý. Các ý kiến xin gửi về Bộ môn Kỹ thuật Điện tử - Khoa Kỹ thuật Điện tử 1 - Học viện Công nghệ Bưu chính Viễn thông. Xin trân trọng giới thiệu! HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
THUẬT NGỮ VIẾT TẮT ALU Arthmetic Logic Unit Đơn vị tính logic và số học ANSI American National Standards Viện tiêu chuẩn Quốc gia Hoa Kỳ Institude ASIC Application Specific Integrated Mạch tích hợp ứng dụng đặc biệt Circuit BCD Binary Coded Decimal Số thập phân mã hóa theo nhị phân Bit Binary Digit Số nhị phân Byte Một nhóm gồm 8 bit C, CLK Clock Xung đồng hồ (Xung nhịp) Cache Bộ nhớ trung gian CAS Column Address Select Chọn địa chỉ cột CLR Clear Xóa CMOS Complementary Metal Oxide Vật liệu bán dẫn gồm hai linh kiện Semiconductor NMOS và PMOS mắc tổ hợp với nhau CPU Central Processing Unit Đơn vị xử lý trung tâm CPLD Complex Programmable Logic Cấu kiện logic khả trình phức tạp Device Crumb 2 bit CS Chip Select Chọn chíp DDL Diode-Diode Logic Cổng logic chứa các điốt Deckle 10 bit DLL Delay Locked Loop Vòng khoá pha trễ DEMUX DeMultiplexer Bộ phân kênh DRAM Dynamic RAM RAM động
DTL Diode Transistor Logic Cổng logic chứa các điốt và tranzito Dynner 32 bit ECL Emitter Couple Logic Cổng logic ghép cực Emitơ EEPROM Electrically Erasable ROM ROM lập trình được và xóa được bằng điện EPROM Erasable ROM ROM lập trình được và xóa được bằng tia cực tím FET Field Effect Transistor Tranzito hiệu ứng trường FPGA Field Programmable Gate Array Ma trận cổng lập trình được theo trường. H High Mức logic cao I2L Integrated Injection Logic Mạch logic tích hợp phun IC Integrated Circuit Mạch tích hợp IEEE Institude of Electrical and Viện kỹ thuật Điện và điện tử Electronics Engineers ISP In System Programming Lập trình trên hệ thống L Low Mức logic thấp Latch Bộ chốt LCD Liquid Crystal Display Hiển thị tinh thể lỏng LED Light Emitting Diode Điốt phát quang LSB Least Significant Bit Bit có ý nghĩa bé nhất LUT Look Up Table Bảng ánh xạ Maxterm Thừa số lớn nhất Minterm Số hạng nhỏ nhất MOSFET Metal Oxide Semiconductor FET FET có cực cửa cách ly bằng lớp ôxít kim loại MROM Mask ROM ROM được chế tạo bằng phương pháp che mặt nạ MSB Most Significant Bit Bit có ý nghĩa lớn nhất
MSI Medium Scale Integrated Mức độ tích hợp trung bình MUX Multiplexer Bộ ghép kênh Nibble 4 bit NMOS N – chanel MOS Tranzito trường kênh dẫn N PAL Programmable Array Logic Logic mảng khả trình PLA Programmable Logic Array Mảng logic khả trình PLD Programmable Logic Device Cấu kiện logic khả trình Playte 16 bit PLS Programmable Logic Sequence Logic tuần tự khả trình PMOS P – chanel MOS Tranzito trường kênh dẫn P PRE Preset Tái lập PROM Programmable ROM ROM khả trình RAM Random Access Memory Bộ nhớ truy cập ngẫu nhiên RAS Row Address Select Chọn địa chỉ hàng RBI Riple Blanking Input Đầu vào xóa nối tiếp RBO Riple Blanking Output Đầu ra xóa nối tiếp ROM Read Only Memory Bộ nhớ chỉ đọc RTL Resistance Transistor Logic Cổng logic dùng điện trở và tranzito RTL* Register Transfer Level Mức luồng dữ liệu (*Chương 9) SPLD Simple Programmable Logic Cấu kiện logic khả trình đơn giản Device SRAM Static RAM RAM tĩnh SSI Small Scale Integrated Mức độ tích hợp trung bình TTL Transistor – Transistor Logic Cổng logic dùng Tranzito VLSI Very Large Scale Integrated Mức độ tích hợp rất lớn
MỤC LỤC Lời nói đầu ............................................................................................13 Thuật ngữ viết tắt ..................................................................................15 Chương 1: HỆ ĐẾM...............................................................................19 1.1 Biểu diễn số.....................................................................................19 1.1.1 Hệ thập phân..........................................................................20 1.1.2 Hệ nhị phân ...........................................................................21 1.1.3 Hệ 8 (bát phân) và hệ 16 (thập lục phân) ..............................23 1.2 Chuyển đổi cơ số giữa các hệ đếm .................................................26 1.2.1 Chuyển đổi từ hệ cơ số 10 sang các hệ khác.........................26 1.2.2 Đổi một biểu diễn trong hệ bất kì sang hệ thập phân ............29 1.2.3 Đổi các số từ hệ nhị phân sang hệ cơ số 8 và 16...................29 1.3 Số nhị phân có dấu..........................................................................30 1.3.1 Biểu diễn số nhị phân có dấu ................................................30 1.3.2 Các phép cộng và trừ số nhị phân có dấu..............................31 1.4 Dấu phảy động................................................................................33 1.4.1 Biểu diễn theo dấu phảy động ...............................................33 1.4.2 Các phép tính với biểu diễn dấu phảy động ..........................36 1.5 Các hệ thống mã nhị phân thông dụng ...........................................36 1.5.1 Các dạng mã nhị thập phân (BCD) .......................................36 1.5.2 Các phép tính trong số N-BCD ............................................ 38 1.5.3 Các dạng mã nhị phân khác...................................................41 Tóm tắt ..................................................................................................43 Câu hỏi ôn tập.......................................................................................44 i
Chương 2: ĐẠI SỐ BOOLE...................................................................47 2.1 Đại số Boole....................................................................................48 2.1.1 Các định lý cơ bản.................................................................48 2.1.2 Các định luật cơ bản ..............................................................48 2.1.3 Ba quy tắc về đẳng thức ........................................................49 2.2 Các phương pháp biểu diễn hàm Boole..........................................49 2.2.1 Bảng trạng thái ......................................................................50 2.2.2 Phương pháp đại số ...............................................................50 2.2.3 Phương pháp bảng Các nô (phương pháp hình học.) .......................................................54 2.3 Các phương pháp tối thiểu hóa (rút gọn hàm) ...............................56 2.3.1 Phương pháp đại số ...............................................................58 2.3.2 Phương pháp bảng Các nô....................................................58 2.3.3 Rút gọn hàm logic ràng buộc ................................................61 2.3.4 Phương pháp Quine Mc. Cluskey .........................................67 Tóm tắt ..................................................................................................69 Câu hỏi ôn tập.......................................................................................70 Chương 3: CỔNG LOGIC TTL VÀ CMOS ..........................................75 3.1 Cổng logic và các tham số chính ....................................................76 3.1.1 Cổng logic cơ bản..................................................................76 3.1.2 Logic dương và logic âm.......................................................80 3.1.3 Một số cổng ghép thông dụng ...............................................80 3.1.4 Tính đa chức năng của cổng NAND, NOR..........................85 3.1.5 Các tham số chính .................................................................89 3.2 Các họ cổng logic ...........................................................................95 3.2.1 Họ DDL.................................................................................95 3.2.2 Họ RTL .................................................................................97 ii
3.2.3 Họ DTL (DIODE - TRANZITO - LOGIC) ..........................98 3.2.4 Họ TTL..................................................................................99 3.2.5 Một số mạch TTL khác .......................................................107 3.2.6 Một số mạch Tranzito khác.................................................113 3.2.7 Sơ đồ chân IC của một số cổng logic họ TTL....................115 3.2.8 Họ CMOS............................................................................117 3.2.9 Một số cổng có đầu ra đặc biệt............................................124 3.3 Giao tiếp giữa các cổng logic cơ bản TTL-CMOS và CMOS-TTL ...........................................................126 3.3.1 Một số đặc điểm của họ TTL và CMOS khi sử dụng và ghép nối. .....................................................126 3.3.2 Giao tiếp giữa TTL và CMOS.............................................128 3.3.3 Giao tiếp giữa CMOS và TTL.............................................130 Tóm tắt ................................................................................................133 Câu hỏi ôn tập.....................................................................................134 Chương 4: MẠCH LOGIC TỔ HỢP...................................................141 4.1 Khái niệm chung ...........................................................................142 4.1.1 Đặc điểm cơ bản của mạch tổ hợp ......................................142 4.1.2 Phương pháp biểu diễn chức năng logic .............................142 4.2 Phân tích mạch logic tổ hợp .........................................................143 4.3 Thiết kế mạch logic tổ hợp............................................................143 4.4 Mạch mã hóa và giải mã...............................................................147 4.4.1 Các mạch mã hoá ................................................................147 4.4.2 Các bộ giải mã.....................................................................151 4.4.3 Các bộ biến đổi mã..............................................................162 4.5 Bộ ghép kênh và phân kênh .........................................................166 4.5.1 Bộ ghép kênh (MUX-Multiplexer) .....................................166 iii
4.5.2 Bộ phân kênh (DMUX -Demultiplexer) .............................171 4 5.3 Một số ứng dụng của bộ ghép kênh và phân kênh ..............174 4.6 Bộ số học.......................................................................................176 4.6.1 Bộ cộng. ..............................................................................176 4.6.2 Bộ trừ song song 2 số nhị phân n bit...................................182 4.6.3 Bộ cộng, trừ theo bù 1 và bù 2. ...........................................186 4.6.4 Bộ cộng số BCD..................................................................187 4.6.5 Bộ cộng/trừ số BCD theo bù. .............................................189 4.6.6 Bộ nhân số nhị phân. ...........................................................190 4.7 Mạch so sánh. ...............................................................................193 4.7.1 Bộ so sánh bằng nhau..........................................................193 4.7.2 Bộ so sánh. ..........................................................................194 4.8 Mạch tạo và kiểm tra chẵn,lẻ........................................................196 4.8.1 Mã chẵn, lẻ. .........................................................................197 4.8.2. Mạch tạo bit chẵn/lẻ. ..........................................................197 4.8.3 Mạch kiểm tra chẵn/lẻ. ........................................................198 4.9 Mạch tạo mã và giải mã Hamming...............................................201 4.9.1 Tạo mã.................................................................................202 4.9.2 Giải mã ................................................................................204 4.10 Đơn vị số học và logic (ALU). ....................................................206 4.11 HAZARD trong mạch tổ hợp.......................................................210 4.11.1 Khái niệm. .........................................................................210 4.11.2 Bản chất của Hazard..........................................................211 4.11.3 Phân loại. ...........................................................................214 4.11.4 Các biện pháp khắc phục Hazard. .....................................219 Tóm tắt ................................................................................................223 Câu hỏi ôn tập.....................................................................................225 iv
Chương 5: MẠCH LOGIC TUẦN TỰ ................................................227 5.1 Khái niệm chung và mô hình toán học..........................................228 5.1.1 Khái niệm chung .................................................................228 5.1.2 Mô hình toán học.................................................................228 5.2 Phần tử nhớ của mạch tuần tự......................................................229 5.2.1 Các loại trigơ .......................................................................229 5.2.2 Đầu vào không đồng bộ của trigơ. ......................................243 5.2.3 Chuyển đổi giữa các loại trigơ. ...........................................244 5.3 Giới thiệu một số IC Trigơ thông dụng.........................................254 5.3.1 Trigơ JK ..............................................................................254 5.3.2 Trigơ D. ...............................................................................254 5.3.3 Trigơ JK. .............................................................................254 5.4 Phương pháp mô tả mạch tuần tự.................................................255 5.4.1 Bảng ....................................................................................255 5.4.2 Đồ hình trạng thái................................................................257 5.5 Phân tích mạch tuần tự .................................................................260 5.5.1 Các bước phân tích mạch tuần tự ........................................260 5.5.2 Phân tích mạch tuần tự đồng bộ ..........................................261 5.5.3 Phân tích mạch tuần tự không đồng bộ. ..............................264 5.6 Thiết kế mạch tuần tự....................................................................267 5.6.1 Các bước thiết kế mạch tuần tự đồng bộ. ............................267 5.6.2 Các bước thiết kế mạch tuần tự không đồng bộ ..................268 5.6.3 Thiết kế mạch tuần tự từ đồ hình trạng thái. .......................272 5.6.4 Ví dụ...................................................................................274 5.6.5 Thiết kế mạch tuần tự từ bảng.............................................281 5.7 Một số ví dụ khác. .........................................................................283 5.7.1 Mạch tuần tự đồng bộ..........................................................283 5.7.2 Mạch tuần tự không đồng bộ...............................................289 v
5.8 Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ.........294 5.8.1 Hiện tượng chu kỳ trong mạch tuần tự không đồng bộ.......295 5.8.2 Hiện tượng chạy đua trong mạch tuần tự không đồng bộ. ..296 5.8.3 Tối thiểu hoá và mã hoá trạng thái trong mạch tuần tự không đồng bộ......................................298 5.9 Một số mạch tuần tự thông dụng ..................................................300 5.9.1 Bộ đếm. ...............................................................................300 5.9.2 Thiết kế bộ đếm...................................................................325 5.9.3 Giới thiệu một số IC đếm ....................................................332 5.9.4 Bộ ghi dịch (Shift Register) ................................................346 5.9.5 Thanh chốt dữ liệu (Latch)..................................................360 Tóm tắt ................................................................................................362 Câu hỏi ôn tập.....................................................................................364 Tài liệu tham khảo ..............................................................................371 vi
Chương 1 H ðM GIỚI THIỆU Khi nói ñến số ñếm, người ta thường nghĩ ngay ñến hệ thập phân với 10 chữ số ñược ký hiệu từ 0 ñến 9. Hệ thập phân là một trong nhiều hệ ñếm. Thông thường người ta quen lấy số 10 làm gốc nhưng trên thực tế một số nguyên dương bất kỳ nào cũng có thể lấy làm gốc cho hệ ñếm. Máy tính hiện ñại thường không sử dụng số thập phân, mà hay sử dụng số nhị phân với hai ký hiệu là 0 và 1. Khi biểu diễn các số nhị phân rất lớn, người ta thay nó bằng các số bát phân (Octal) và thập lục phân (HexaDecimal). Trong chương này không chỉ trình bày các hệ thập phân, hệ nhị phân, hệ bát phân, hệ thập lục phân mà còn nghiên cứu cách chuyển ñổi giữa các hệ ñếm. Chương này cũng ñề cập ñến số nhị phân có dấu và khái niệm về dấu phảy ñộng. 1.1 BIỂU DIỄN SỐ Tính chất quan trọng nhất của một hệ thống số là sử dụng một dãy các ký tự ñể thể hiện một con số trong hệ. Giá trị của một số ñược thể hiện thông qua giá trị và vị trí của mỗi ký tự, vị trí này có trọng số tăng dần tính từ phải qua trái. Số ký tự ñược dùng ñược gọi là cơ số của hệ và ký hiệu là r. Trọng số của một hệ ñếm bất kỳ sẽ bằng ri, với i là một số nguyên dương hoặc âm. Trong kỹ thuật số có bốn hệ thống số quan trọng ñược sử dụng: hệ thập phân, hệ nhị phân, hệ bát phân (hệ tám) và hệ thập lục phân (hệ mười sáu).
20 Giáo trình ðiện tử số Trong toán học, người ta gọi hệ ñếm theo cơ số của chúng. Ví dụ: Hệ nhị phân = Hệ cơ số 2, Hệ thập phân = Hệ cơ số 10... Dưới ñây, trình bày một số hệ ñếm thông dụng. 1.1.1 Hệ thập phân Hệ thập phân có 10 ký hiệu từ 0 ñến 9 nên còn gọi là hệ cơ số 10. Khi ghép các ký hiệu với nhau ta sẽ ñược một biểu diễn số. Ví dụ: 1265,34 là biểu diễn số trong hệ thập phân: 1265,34 = 1 x 103 + 2 x 102 + 6 x 101 + 5 x 100 + 3 x 10-1 + 4 x 10-2 Trong ñó: 10n là trọng số của hệ; các hệ số nhân (1, 2, 6…) chính là ký hiệu của hệ. Một số dương N bất kỳ trong hệ thập phân có thể triển khai thành: N10 = ∑ a i10i (1.1) Trong ñó: N10 : biểu diễn bất kì theo hệ 10, ai hệ số nhân có giá trị từ 0 ñến 9. Nếu phần nguyên có n chữ số thì i = (n-1) ÷ 0; Nếu phần phân số có m chữ số thì i = -1 ÷ -m; Nếu dùng r thay cho cơ số 10 thì biểu thức (1.1) có dạng tổng quát cho mọi hệ ñếm. Biểu diễn số tổng quát: n −1 N10 = ∑ a i r i (1.2) i =− m Ưu ñiểm: Hệ thập phân là hệ phổ biến trên toàn thế giới. ðây là hệ mà con người dễ nhận biết nhất. Ngoài ra, nhờ có nhiều ký hiệu nên khả năng biểu diễn của hệ rất lớn, cách biểu diễn gọn, tốn ít thời gian viết và ñọc. Nhược ñiểm: Hệ thập phân có nhiều ký hiệu nên việc thể hiện bằng thiết bị kỹ thuật sẽ khó khăn và phức tạp.
Chương 1: Hệ ñếm 21 1.1.2 Hệ nhị phân 1.1.2.1 Tổ chức hệ nhị phân Hệ nhị phân (Binary number systems) còn gọi là hệ cơ số hai, chỉ gồm hai ký hiệu 0 và 1, cơ số của hệ là 2, trọng số của hệ là 2n. Hệ ñếm này ñược sử dụng rộng rãi trong mạch số. Trong hệ nhị phân, mỗi chữ số chỉ lấy 2 giá trị hoặc 0 hoặc 1 và ñược gọi tắt là "bit" (Binary digit). Như vậy, bit là số nhị phân 1 chữ số. Số bit tạo thành ñộ dài biểu diễn của một số nhị phân. - Crumb, Tydbit hoặc Tayste: 2 bit. - Nibble hoặc Nybble: 4 bit. - Nickle: 5 bit. - Byte: 8 bit. - Deckle: 10 bit. - Playte: 16 bit. - Dynner: 32 bit. - Word: (phụ thuộc vào từng hệ thống) Các giá trị 210 = 1024 ñược gọi là 1kbit, 220 = 1048576 Mêga bit ... Bit tận cùng bên phải gọi là bit có trọng số bé nhất (LSB – Least Significant Bit) và bit tận cùng bên trái gọi là bit có trọng số lớn nhất (MSB - Most Significant Bit). Biểu diễn nhị phân dạng tổng quát: n −1 N 2 = ∑ a i 2i (1.3) i =− m Trong ñó: a là hệ số nhân của hệ có giá trị bằng 0 hoặc 1. Các chỉ số của hệ số ñồng thời cũng bằng lũy thừa của trọng số tương ứng. Ví dụ: 1 1 0. 0 0 → số nhị phân phân số 22 21 20 2−1 2−2 → trọng số tương ứng.
22 Giáo trình ðiện tử số 1.1.2.2. Các phép tính trong hệ nhị phân a. Phép cộng Qui tắc cộng hai số nhị phân giống như phép cộng trong hệ thập phân, tức là cộng các bit có cùng trọng số theo quy tắc sau. Nguyên tắc cộng nhị phân là: 0 + 0 = 0, 1 + 0 = 1, 1 + 1 = 10 (102 = 210). Ví dụ: 1 0 12 (510) (1310) 1 1 0 12 4,37510) 1 0 0, 0 1 12 + 1 0 02 (410) (1110) + 1 0 1 12 3,75010) + 1 1, 1 1 02 10 0 12 (910) (2410) 1 1 0 0 02 (8,12510) 1 0 0 0, 0 0 12 b. Phép trừ Qui tắc trừ hai bit nhị phân cho nhau như sau: 0 - 0 = 0; 1 - 1 = 0; 1 - 0 = 1; 10 - 1 = 1 (mượn 1) Ví dụ: 1 1 0 12 (1310) (2510) 1 1 0 0 12 (5,312510) 1 0 1, 0 1 0 1 2 - 1 1 02 (610) (1110) - 1 0 1 12 (2,812510) - 1 0, 1 1 0 12 0 1 1 12 (710) (1410) 0 1 1 1 02 (2,500010) 0 1 0, 1 0 0 02 c. Phép nhân Qui tắc nhân hai bit nhị phân như sau: 0 x 0 = 0; 0 x 1 = 0; 1 x 0 = 0; 1 x 1 = 1 Phép nhân hai số nhị phân cũng ñược thực hiện giống như trong hệ thập phân. Chú ý: Phép nhân có thể thay bằng phép dịch trái và cộng liên tiếp. Ví dụ: 1 0 0 12 (910) (5, 510) 1 0 1,12 x 1 12 (310) (210) x 1 02 1001 0000 +1001 +1011 1 1 0 1 12 (2710) (1110) 1 0 1 1, 0
Chương 1: Hệ ñếm 23 d. Phép chia Phép chia nhị phân cũng tương tự như phép chia số thập phân. Ví dụ: 1 0 0’ 12 1 12 - 11 11 0011 - 11 0000 Trong trường hợp số bị chia nhỏ hơn số chia thì cách thực hiện giống như ví dụ trên, kết quả thương số chỉ có phần lẻ sau dấu phảy, mỗi lần thêm một số 0 vào số bị chia cần ghi một số 0 vào thương số phía sau dấu phảy cho tới khi số bị chia “lớn hơn” số chia. Phép tính này tương tự như trong hệ thập phân. Ưu ñiểm: Hệ nhị phân chỉ có hai ký hiệu nên rất dễ thể hiện bằng các thiết bị cơ, ñiện. Các máy vi tính và các hệ thống số ñều dựa trên cơ sở hoạt ñộng nhị phân (2 trạng thái). Do ñó, hệ nhị phân ñược xem là ngôn ngữ của các mạch logic, các thiết bị tính toán hiện ñại - ngôn ngữ máy. Nhược ñiểm: Hệ nhị phân biểu diễn dài, do ñó thời gian viết, ñọc dài. 1.1.3 Hệ 8 (bát phân) và hệ 16 (thập lục phân) 1.1.3.1 Hệ 8 (Octal number systems) a. Tổ chức của hệ Hệ 8 gồm 8 ký hiệu: 0, 1, 2, 3, 4, 5, 6 và 7 nên cơ số của hệ là 8. Hệ cơ số 8 có thể ñược biểu diễn thành 23. Do ñó, mỗi ký hiệu trong hệ 8 có thể thay thế bằng 3 bit trong hệ nhị phân. Dạng biểu diễn tổng quát của hệ bát phân như sau: n −1 N8 = ∑ a i 8i (1.4) i =− m Trong ñó: a là hệ số nhân lấy các giá trị từ 0 ñến 7.
24 Giáo trình ðiện tử số b. Các phép tính trong hệ 8 Phép cộng Phép cộng trong hệ bát phân ñược thực hiện tương tự như trong hệ thập phân. Khi kết quả của việc cộng hai hoặc nhiều chữ số cùng trọng số lớn hơn hoặc bằng 8 phải nhớ lên chữ số có trọng số lớn hơn kế tiếp. Ví dụ: a) 1278 b) 6328 + 3758 + 5538 5248 14058 Trong ví dụ a) ta tiến hành cộng như sau: 7 + 5 = 1210; trong hệ 8 không có số 12 nên ta phải chia 12 cho 8, số dư viết xuống tổng tương ứng với trọng số ñó, thương số nhớ lên trọng số kế tiếp; tức là 12 : 8 = 1 dư 4, số 4 ñược viết xuống tổng; tại trọng số kế tiếp 2 + 7 + 1(nhớ) = 10; sau ñó ta lấy 10: 8 = 1 dư 2, viết 2 xuống tổng và số 1 ñược nhớ lên trọng số kế tiếp; cuối cùng ta lấy 1 + 3 + 1 (nhớ) = 5. Phép trừ Phép trừ cũng ñược tiến hành như trong hệ thập phân. Khi mượn 1 ở số có trọng số lớn hơn kế tiếp thì chỉ cần cộng thêm 810. a) 6238 b) 452, 58 - 3758 - 343, 78 2268 106, 68 Trong ví dụ a) ta tiến hành trừ như sau: 3 + 8 (mượn ở trọng số kế tiếp) - 5 = 6; tại trọng số kế tiếp 2 - 7 - 1 + 8 (mượn) = 2; cuối cùng ta lấy 6 - 3 - 1 = 2. Thông thường, các phép tính trong hệ bát phân ít ñược sử dụng. 1.1.3.2 Hệ 16 a. Tổ chức của hệ Hệ 16 hay hệ thập lục phân hay hệ Hexa (Hexadecimal number systems). Hệ gồm 16 ký hiệu là 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F nên còn gọi là hệ cơ số 16.
Chương 1: Hệ ñếm 25 Trong ñó: A = 1010 , B = 1110 , C = 1210 , D = 1310 , E = 1410 , F = 1510 . Cơ số của hệ là 16, số 16 có thể ñược biểu diễn bằng 24. Do vậy, ta có thể dùng một từ nhị phân 4 bit (từ 0000 ñến 1111) ñể biểu thị các ký hiệu thập lục phân. Dạng biểu diễn tổng quát: n −1 N16 = ∑ a i16i (1.5) i =− m Trong ñó: a là hệ số nhân lấy các giá trị từ 0 ñến F. b. Các phép tính trong hệ cơ số 16 Phép cộng Khi tổng hai chữ số lớn hơn 15, ta lấy tổng chia cho 16. Số dư ñược viết xuống chữ số tổng và thương số ñược nhớ lên chữ số có trọng số lớn hơn kế tiếp. Nếu các chữ số là A, B, C, D, E, F thì trước hết, ta phải ñổi chúng về giá trị thập phân tương ứng rồi mới tiến hành cộng. Ví dụ: a) 6 9 516 b) 4 A, 516 + 8 7 516 + 3 B, 716 F 0 A16 8 5, C16 Trong ví dụ a) ta tiến hành cộng như sau: 5 + 5 = 1010 = A16; sau ñó: 9 + 7 = 16, trong hệ 16 không có số 16 nên ta phải chia 16 cho 16, số dư viết xuống tổng tương ứng với trọng số ñó, thương số nhớ lên trọng số kế tiếp; tức là 16 : 16 = 1 dư 0, số 0 ñược viết xuống tổng, số 1 ñược cộng vào trọng số kế tiếp; tại trọng số kế tiếp 6 + 8 + 1(nhớ) = 1510 = F16; Phép trừ Khi trừ một số bé hơn cho một số lớn hơn ta cũng mượn 1 ở cột kế tiếp bên trái, nghĩa là cộng thêm 16 rồi mới trừ. a) E 9 516 b) 4 A, 516 - 8 7 C16 - 3 B, 716 6 1 916 0 E, E16
26 Giáo trình ðiện tử số Trong ví dụ a) ta tiến hành trừ như sau: 5 + 16 (mượn ở trọng số kế tiếp) – 12 (C16) = 9; tại trọng số kế tiếp 9 - 7 - 1 = 1; cuối cùng ta lấy 14 (E16) - 8 = 6. Phép nhân Muốn thực hiện phép nhân trong hệ 16 ta phải ñổi các số trong mỗi thừa số về thập phân, nhân hai số với nhau. Sau ñó, ñổi kết quả về hệ 16. Bảng 1.1 biểu diễn 16 số ñầu tiên trong các hệ số ñếm. Bảng 1.1: Biểu diễn số của 4 hệ ñếm thường dùng HÖ thËp ph©n Hệ nhị ph©n Hệ b¸t ph©n Hệ thập lôc ph©n 0 0000 0 0 1 0001 1 1 2 0010 2 2 3 0011 3 3 4 0100 4 4 5 0101 5 5 6 0110 6 6 7 0111 7 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 1.2 CHUYỂN ðỔI CƠ SỐ GIỮA CÁC HỆ ðẾM 1.2.1 Chuyển ñổi từ hệ cơ số 10 sang các hệ khác ðể thực hiện việc ñổi một số thập phân ñầy ñủ sang các hệ khác ta phải chia ra hai phần: phần nguyên và phân số. ðối với phần nguyên: Ví dụ, ñổi từ hệ thập phân sang hệ nhị phân: Trong ñẳng thức sau, vế trái là số thập phân, vế phải là số nhị phân: