Hướng dẫn thực hành mạch FLIP-FLOP

Chia sẻ: Cong Nguyen | Ngày: | Loại File: DOCX | Số trang:18

Thêm vào BST

Báo xấu

151
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tài liệu gồm 2 chương: Chương 1 - Tổng quan về các mạch flip flop và mô hình thực hành mạch flip flop, chương 2 - Các bài thí nghiệm mạch flip flop. Mời các bạn tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Hướng dẫn thực hành mạch FLIP-FLOP

Hướng dẫn thực hành mạch FLIPFLOP MỤC LỤC
Hướng dẫn thực hành mạch FLIPFLOP CHƯƠNG 1: TỔNG QUAN VỀ CÁC MẠCH FLIPFLOP VÀ MÔ HÌNH THỰC HÀNH MẠCH FLIPFLOP 1.1: mạch FLIPFLOP (FF) là gì . FF là mạch có khả năng lật lại trạng thái ngõ ra tuỳ theo sự tác động thích hợp của ngõ vào, điều này có ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong mạch và xuất dữ liệu ra khi cần. Có nhiều loại flip flop khác nhau, chúng được sử dụng rộng rãi trong nhiều ứng dụng. Các mạch FF thường được kí hiệu như sau Hình 3.1.11 Ký hiệu FF Nếu các ngõ vào sẽ quyết định ngõ ra là cái gì thì ngõ đồng hồ ck lại chỉ ra rằng khi nào mới có sự thay đổi đó. Chân Ck có thể tác động mức thấp hay mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố định thì chỉ có một kiểu tác động và chỉ một mà thối, ví dụ với IC 74112 chỉ có một cách tác động là xung Ck tác động theo cạnh xuống. Các loại FF Hình 2.1.13 Kí hiệu khối của 4 loại FF nảy bởi cạnh lên Ck
Hướng dẫn thực hành mạch FLIPFLOP 1.2: tổng quan về mô hình Cách vận hành Bước 1: cấp nguồn cho hệ thống bằng cách cấp nguồn 5Vdc vào điểm cấp nguồn “power” Bước 2 : để thực hành khối nào ta bật nguồn cho khôi đó bằng cách bật công tắc POWER lên vị trí ON và đèn báo nguồn sáng “chú ý: khối nào không thực hành nên tắt nguồn khối đó tránh trường hợp chập cháy”
Hướng dẫn thực hành mạch FLIPFLOP CHƯƠNG 2: CÁC BÀI THÍ NGHIỆM MẠCH FLIPFLOP BÀI 1: THÍ NGHIỆM MẠCH FLIPFLOP RS CÓ SỬ DỤNG CỔNG NAND I. MỤC ĐÍCH THÍ NGHIỆM Nắm được ý nghĩa, hoạt động của FF – RS II. TÓM TẮT LÝ THUYẾT 2.1 FF RS tác động mức thấp: (H 6.2) là chốt RS có các ngã vào R và S tác động mức thấp. Các trạng thái logic cho bởi Bảng sự thật 6.3 Bảng sự thật 6.3 (H 6.2) Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào 2 cổng đảo ở các ngã vào của mạch (H 6.2) (H 5.3) (H 6.4a) là ký hiệu chốt RS tác động cao và (H 6.4b) là chốt RS tác động thấp.
Hướng dẫn thực hành mạch FLIPFLOP Trong các phần dưới đây, ta luôn sử dụng chốt RS tác động mức cao dùng cổng NAND. Khi thêm ngã vào xung CK cho chốt RS ta được FF RS . (H 6.5a) là FF RS có các ngã vào R, S và xung đồng hồ CK đều tác động mức cao. (a) (H 6.5) (b) Hoạt động của FF (H 6.5a) cho bởi Bảng sự thật: (Bảng 6.4) Vào Ra Q+ CK S R 0 x x Q 1 0 0 Q 1 0 1 0 1 1 0 1 1 1 1 Cấm (Bảng 6.4) Để có FF RS có xung đồng hồ tác động thấp chỉ cần thêm một cổng đảo cho ngã vào CK (H 6.5b). Ta có bảng sự thật giống Bảng 6.4, trừ ngã vào CK phải đảo lại. 2.2 Flip flop RS có ngã vào Preset và Clear: Tính chất của FF là có trạng thái ngã ra bất kỳ khi mở máy. Trong nhiều trường hợp, có thể
Hướng dẫn thực hành mạch FLIPFLOP cần đặt trước ngã ra Q=1 hoặc Q=0, muốn thế, người ta thêm vào FF các ngã vào Preset (đặt trước Q=1) và Clear (Xóa Q=0), mạch có dạng (H 6.6a) và (H 6.6b) là ký hiệu của FF RS có ngã vào Preset và Clear tác động mức thấp. (a) (H 6.6) (b) Thay 2 cổng NAND cuối bằng hai cổng NAND 3 ngã vào, ta được FF RS có ngã vào Preset (Pr) và Clear (Cl). Khi ngã Pr xuống thấp (tác động) và ngã Cl lên cao ngã ra Q lên cao bất chấp các ngã vào còn lại. Khi ngã Cl xuống thấp (tác động) và ngã Pr lên cao ngã ra Q xuống thấp bất chấp các ngã vào còn lại. Ngoài ra 2 ngã vào Pr và Cl còn được đưa về 2 ngã vào một cổng AND, nơi đưa tín hiệu CK vào, mục đích của việc làm này là khi một trong 2 ngã vào Pr hoặc Cl tác động thì mức thấp của tín hiệu này sẽ khóa cổng AND này, vô hiệu hóa tác dụng của xung CK.
Hướng dẫn thực hành mạch FLIPFLOP Bảng sự thật của FF RS có Preset và Clear (tác động thấp) cho ở bảng 6.5 Pr Cl CK S R Q+ 0 0 x x x Cấm 0 1 x x x 1 1 0 x x x 0 1 1 0 x x Q 1 1 1 0 0 Q 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 Cấm bảng 6.5 Lưu ý: Trên bảng 5.5, dòng thứ nhất tương ứng với trạng thái cấm vì hai ngã vào Pr và Cl đồng thời ở mức tác động, 2 cổng NAND cuối cùng đều đóng, nên Q+=Q=1. Kết nối thành chuỗi hai FF RS với hai ngã vào xung CK của hai FF có mức tác động trái ngược nhau, ta được FF chủ tớ (H 6.7). (H 6.7) Hoạt động của FF được giải thích như sau: Do CKS của tầng tớ là đảo của CKM = CK của tầng chủ nên khi CK=1, tầng chủ giao hoán thì tầng tớ ngưng. Trong khoảng thời gian này, dữ liệu từ ngã vào R và S được đưa ra và ổn định ở ngã ra R’ và S’ của tầng chủ, tại thời điểm xung CK xuống thấp, R’ và S’ được truyền đến ngã ra Q và Q (H 6.8)
Hướng dẫn thực hành mạch FLIPFLOP (H 6.8) Đối với trường hợp R = S =1 khi C K=1 thì R’= S’ =1, nhưng khi CK xuống thấp thì một trong hai ngã ra này xuống thấp, do đó mạch thoát khỏi trạng thái cấm, nhưng S’ hay R’ xuống thấp trước thì không đoán trước được nên mạch rơi vào trạng thái bất định, nghĩa là Q+ có thể =1 có thể =0, nhưng khác với Q+. Ta có bảng sự thật: S R C K Q+ 0 0 ↓ Q 0 1 ↓ 0 1 0 ↓ 1 1 1 ↓ Bất định Tóm lại, FF RS chủ tớ đã thoát khỏi trạng thái cấm nhưng vẫn rơi vào trạng thái bất định, đồng thời ta được FF có ngã vào xung đồng hồ tác động bởi cạnh xuống của tín hiệu CK. Để có FF RS có ngã vào xung đồng hồ tác động bởi cạnh lên của tín hiệu CK ta có thể dời cổng NOT đến ngã vào FF chủ và cho tín hiệu CK vào thẳng FF tớ. Mặc dù thoát khỏi trạng thái cấm nhưng FF RS chủ tớ vẫn còn trạng thái bất định nên người ta ít sử dụng FF RS trong trường hợp R=S.
Hướng dẫn thực hành mạch FLIPFLOP III. CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối các dây dẫn theo sơ đồ sau: 2) Sử dụng các nút nhấn đầu vào CB1,CB2,CB3,CB4 , khi nút nhấn tác động tác động mức 0 đền led sáng ,sử dụng đèn LED cho việc biểu thị đầu ra mức 0 đèn led tắt mức 1 đèn led sáng. 3) Điền vào bảng kết quả thu được khi tiến hành thí nghiệm: R S Qn+1
Hướng dẫn thực hành mạch FLIPFLOP IV. BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên bài thực hành. 2) Mục đích của bài thực hành. 3) Trình tự đã tiến hành thí nghiệm và kết quả thu được. V. CÂU HỎI KIỂM TRA: Khi các đầu vào S tác động mức 0 đầu R thay đổi mức tác động 01 thì các đầu ra có thay đổi trạng thái không? Tại sao? BÀI 2: THÍ NGHIỆM MẠCH FLIPFLOP JK I. MỤC ĐÍCH THÍ NGHIỆM Nắm được ý nghĩa, hoạt động của FF – JK II. TÓM TẮT LÝ THUYẾT FF – JK là loại flipflop vạn năng có rất nhiều ứng dụng trong ứng dụng kỹ thuật số. Trong FF này, ngoài 2 đầu vào J và K và 2 đầu ra Q và còn có các đầu vào điều khiển: CLK (Clock ) và CLR (Clear ), trong đó, CLK là đầu vào xung đồng bộ, CLR là đầu vào xoá. Một phần tử FF – JK trên IC7473 có sơ đồ chân như được trình bày như trên hình 63.
Hướng dẫn thực hành mạch FLIPFLOP Bảng chân lý của FF JK này như bảng 91. CLR CLK J K Qn+1 0 x x x 0 1 1 é 0 0 Qn 1 é 0 1 0 1 1 é 1 0 1 0 1 é 1 1 Qn Từ bảng chân lý có thể rút ra nhận xét: Các đầu vào J và K có đặc tính giống như S và R của FF RS Tuy nhiên, khi J = K = 1 thì mạch vẫn hoạt động. III. CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối các dây dẫn theo sơ đồ sau:
Hướng dẫn thực hành mạch FLIPFLOP 2) Sử dụng các nút nhấn đầu vào CB1,CB2,CB3,CB4 , khi nút nhấn tác động tác động mức 0 đền led sáng ,sử dụng đèn LED cho việc biểu thị đầu ra mức 0 đèn led tắt mức 1 đèn led sáng. 3) Điền vào bảng kết quả thu được khi tiến hành thí nghiệm: CLR CLK J K Qn+1 IV. BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên bài thực hành.
Hướng dẫn thực hành mạch FLIPFLOP 2) Mục đích của bài thực hành. 3) Trình tự đã tiến hành thí nghiệm và kết quả thu được. V. CÂU HỎI KIỂM TRA: Khi các đầu vào J, K thay đổi trạng thái mà chưa có xung nhịp CLK thì các đầu ra có thay đổi trạng thái không? Tại sao?
Hướng dẫn thực hành mạch FLIPFLOP BÀI 3: THÍ NGHIỆM MẠCH FLIPFLOP D I. MỤC ĐÍCH THÍ NGHIỆM: Nắm được ý nghĩa, hoạt động của FF – D. II. TÓM TẮT KIẾN THỨC CÓ LIÊN QUAN: Flip – flop D có hai đầu ra Q và và một đầu vào dữ liệu D, ngoài ra còn có các đầu vào điều khiển là PR (Preset ) và CLR (Clear ), trong đó, PR là đầu vào đặt trước và CLR là đầu vào xoá. Một phần tử FF – D trên IC 7474 có ký hiệu và bảng chân lý như hình 101 và bảng 101: PR CLR CK D Qn+1 0 1 x x 1 0 1 0 x x 0 1 1 1 1 1 0 1 0 0 0 1
Hướng dẫn thực hành mạch FLIPFLOP Từ bảng chân lý có thể rút ra nhận xét: trạng thái đầu ra lặp lại trạng thái đầu vào D tại thời điểm trước đó. Nghĩa là tín hiệu đầu ra bị trễ so với tín hiệu đầu vào một khoảng thời gian nào đó. Do tính chất này của FFD mà người ta thường dùng chúng để làm trễ tín hiệu logic. III. CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối các dây dẫn theo sơ đồ sau: 2) Sử dụng các công tắc và các đầu vào xung cho các đầu vào, sử dụng đèn LED cho việc biểu thị đầu ra. 3) Điền vào bảng kết quả thu được khi tiến hành thí nghiệm: S R CK D Qn+1
Hướng dẫn thực hành mạch FLIPFLOP IV. BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên bài thực hành. 2) Mục đích của bài thực hành. 3) Trình tự đã tiến hành thí nghiệm và kết quả thu được. V. CÂU HỎI KIỂM TRA: Các đầu vào R và S có tác dụng gì? BÀI 4: THÍ NGHIỆM MẠCH FLIPFLOP T I. MỤC ĐÍCH THÍ NGHIỆM: Nắm được ý nghĩa, hoạt động của FF – T. II. TÓM TẮT KIẾN THỨC CÓ LIÊN QUAN: Nối chung hai ngã vào J và K của FF JK ta được FF T (H 6.10). Tính chất của FF T thể hiện trong bảng sự thật 6.10: hình 6.10 Khi T=0, FF không đổi trạng thái dù có tác động của CK. Khi T=1, FF đổi trạng thái mỗi lần có xung CK tác động.
Hướng dẫn thực hành mạch FLIPFLOP T CK Q+ 0 ↓ Q 1 ↓ Bảng 6.10 III. CÁC BƯỚC TIẾN HÀNH THÍ NGHIỆM: 1) Nối các dây dẫn theo sơ đồ sau: 2) Sử dụng các công tắc và các đầu vào xung cho các đầu vào, sử dụng đèn LED cho việc biểu thị đầu ra. 3) Điền vào bảng kết quả thu được khi tiến hành thí nghiệm: CK T Qn+1
Hướng dẫn thực hành mạch FLIPFLOP IV. BÁO CÁO THÍ NGHIỆM: 1) Số thứ tự, tên bài thực hành. 2) Mục đích của bài thực hành. 3) Trình tự đã tiến hành thí nghiệm và kết quả thu được. V. CÂU HỎI KIỂM TRA: đầu vào CK có tác dụng gì?