1
ng 2 Tìm hi u v PLC S7-200 c a hãng Siemens. ươ ể ề ủ 2.1 Gi
Ch i thi u v PLC. ệ ề ớ t t PLC vi t c a (Progammble Logic Control), hình thành t các nhóm kĩ s
ớ ưở ng ban đ u là thi ầ ừ ế ế ộ ộ ề ư ể t k m t b đi u khi n
ế ắ ủ hãng general Motors năm 1968 v i ý t th a mãn các yêu c u sau: ầ ỏ
L p trình d dàng, ngôn ng l p trình d hi u. ễ ể ữ ậ ễ ậ
D dàng s a chũa thay th . ế ử ễ
n đ nh trong môi tr ng công nghi p. Ổ ị ườ ệ
Giá c c nh tranh. ả ạ
Dung l ng trình ph c t p. ượ ng b nh l n đ có th ch a đ ể ể ứ ượ ớ ớ ộ c nh ng ch ữ ươ ứ ạ
Hoàn toàn tin c y trog môi tr ng công nghi p. ậ ườ ệ
Giao ti p đ c v i các thi t b thông minh khác nh : máy tính, n i m ng, các ượ ớ ế ị ư ạ ố
ở ộ
ệ ụ
ế Modul m r ng. Thi Thi ầ ế ứ ể ể ế ị ề ế ị ề t b đi u khi n logic kh trình PLC hi n nay có ng d ng r t r ng rãi. ả t b đi u khi n logic kh trình PLC đáp ng đ ả
ấ ư ả ả
c đây thì vi c t ấ ế ố ướ
ấ ả ầ ấ ề ệ ệ ụ ả
Đ th c hi n m t tr ệ ể ể ự ấ ộ ứ c h u h t các yêu c u và ượ ầ chính trong vi c nâng cao h n n a hi u qu s n xu t trong công nh là y u t ữ ơ ệ ạ c áp d ng trong s n xu t hàng lo t đ ng hoá ch đ nghi p. Tr ả ỉ ượ ệ ự ộ ệ đ ng hoá c trong s n xu t nhi u lo i năng su t cao. Hi n nay c n thi ạ t ph i t ả ự ộ ế ng. khác nhau đ nâng cao năng su t và ch t l ấ ượ ề
ể ộ ệ ề ả ộ
ề ể ế ề
ớ ư ố ượ ằ ươ ề ụ ụ ớ ạ ườ ớ
t khác nh b ấ ư ộ ng trình đi u khi n thì PLC ph i có tính năng nh m t ng trình ể ng đi u khi n ng xung quanh. Bên c nh đó, nh m ph c v bài tán ư ộ ể ổ ể ứ ệ ầ ặ ố ố
ữ ụ ố
ầ ứ
ộ ươ máy tính, hay ph i có b vi x lý( CPU ), m t h đi u hành, b nh l u ch ử ộ ả đi u khi n, d li u và các c ng vào/ra đ giao ti p v i nhi u đ i t ổ ữ ệ và trao đ i thong tin v i môi tr đi u khi n s , PLC còn c n có thêm các kh i ch c năng đ c bi ề đ m( Counter ), b đ nh thì( timer)… và nh ng kh i hàm chuyên d ng khác. ộ ị ế 2.2 PLC SIMATIC S7-200 CPU 226: 2.2.1 C u trúc ph n c ng: ấ S7-200 là thi t b đi u khi n logic kh trình lo i nh c a hãng ả ế ị ề ể ạ
ấ
ỏ ủ ở ộ ầ ơ ả ủ ể ụ ề ứ ậ
SIEMENS (CHLB Đ c) có c u trúc theo ki u Modul và có các modul m r ng. Các modul này ứ đ c s d ng cho nhi u ng d ng l p trình khác nhau. Thành ph n c b n c a S7- ượ ử ụ 200 là kh i vi x lý CPU-226. ử ố
CPU Ngu nồ Out put modul
Link Memor y
In put modul
Hình 4.1 C u trúc c b n c a PLC.
ơ ả ủ
ấ
2
CPU 226 có các đ c đi m sau: ể ặ
CPU-226 bao g m 24 ngõ vào và 16 ngõ ra, có kh năng thêm 7 modul m ả ồ ở
r ng.ộ
6ES7216-2AD23-0XB0
Ngu n cung c p: 24 VDC ấ ồ
Ngõ ra s : 16 DO DC ố
ng trình: 24KB B nh ch ộ ớ ươ
B nh d li u: 10KB 2 PPI/FREEPORT PORTS ớ ữ ệ ộ
Đi u khi n PID: Có ề ể
Ph n m m: Step 7 Micro/WIN. ề ầ
Th i gian x lý 1024 l nh nh phân : 0.37ms ử ệ ờ ị
Bit memory/Counter/Timer : 256/256/256
B đ m t c đ cao: 6 x 60 Khz ố ộ ộ ế
B đ m lên/xu ng: Có ộ ế ố
Ng t ph n c ng: 4 ầ ứ ắ
S đ uvào/racós n:24DI/16DO. ố ầ ẵ
S đ u vào / ra s c c đ i ( nh l p ghép thêm Modul s m r ng: ố ầ ố ự ở ộ ờ ắ ạ ố
DI/DO/MAX: 128 / 120 / 248
S đ u vào / ra t ng t ( nh l p ghép thêm Modul Analog m r ng: AI/AO/ ố ầ ự ở ộ ờ ắ
MAX:28/7/35ho c0/14/14.IP20 ươ ặ
Kích th c: R ng x Cao x Sâu : 196 x 80 x 62. ướ ộ
Lo i AC/DC/R le: CPU 226: Mã 6ES7 216-2BD23-0XB0 ạ ơ
i 230 VAC; đ u vào: 24 VDC; đ u ra: R le Ngu n: 100 t ồ ớ ầ ầ ơ
c tích h p s n: 16 (R le) S đ u ra đ ố ầ ượ ợ ẵ ơ
Th c hi n tr n gói nh ng công vi c k thu t ph c t p ứ ạ ệ ỹ ự ữ ệ ậ ọ
Thêm c ng PPI làm tăng tính linh ho t và l a ch n truy n thông ự ề ạ ổ ọ
Ngoài ra, CPU 226 XM có b nh ch c nâng ớ ươ ộ ng trình và b nh d li u đ ộ ớ ữ ệ ượ
cao
Toàn b vùng nh không b m t d li u trong kho ng th i gian 190 gi ị ấ ữ ệ ả ộ ớ ờ ờ ể ừ k t
khi PLC b m t ngu n cung c p. ị ấ ấ ồ
Các c ng vào ra ổ
3
Các đèn báo trên S7-200 CPU226:
SF (đèn đ ): Đèn đ SF báo hi u h th ng b h ng. ệ ố ị ỏ ệ ỏ ỏ
RUN (đèn xanh): Đèn xanh RUN ch đ nh PLC đang ỉ ị ở ế ộ ự ch đ làm vi c và th c ệ
ng trình đ c n p vào trong máy. hi n ch ệ ươ ượ ạ
STOP (đèn vàng): Đèn vàng STOP ch đ nh r ng PLC đang ằ ỉ ị ở ế ộ ừ ch đ d ng
ch ng trình và đang th c hi n l i. ươ ệ ạ ự
Ix.x (đèn xanh): Đèn xanh ở ổ ờ ủ ổ c ng vào báo hi u tr ng thái t c th i c a c ng ứ ệ ạ
Ix.x. Đèn này báo hi u tr ng thái c a tín hi u theo giá tr Logic c a công t c. ủ ủ ệ ệ ạ ắ ị
Qx.x (đèn xanh): Đèn xanh ở ổ ờ ủ ổ c ng ra báo hi u tr ng thái t c th i c a c ng ứ ệ ạ
Qx.x. Đèn này báo hi u tr ng thái c a tín hi u theo giá tr logic c a c ng. ủ ủ ổ ệ ệ ạ ị
Ch đ làm vi c: ế ộ
PLC có 3 ch đ làm vi c: ệ ế ộ ệ
RUN: cho phép PLC th c hi n ch ươ ự ẽ ộ
ể ừ ặ ệ ng trình g p l nh ự ố ừ ặ ế
ng trình t ng b nh , PLC s chuy n t ớ ệ RUN sang STOP n u trong máy có s c ho c trong ch ươ STOP.
STOP: C ng b c PLC d ng ch ng trình đang ch y và chuy n sang ch đ ưỡ ứ ừ ươ ế ộ ể ạ
STOP.
TERM: Cho phép máy l p trình t quy t đ nh ch đ ho t đ ng cho PLC ậ ự ạ ộ ế ộ ế ị
ho c RUN ho c STOP. ặ ặ
ổ
ố
ớ t b l p trình ho c v i các tr m PLC khác. T c đ ệ ổ ố ớ ể ố ặ ớ
ạ ề ủ ậ ấ ố ộ
ể do là 38.400 baud.
ớ ộ ầ ớ ổ ố
2.2.2 C ng truy n thông: ề ụ S7-200 s d ng c ng truy n thông n i ti p RS485 v i phích n i 9 chân đ ph c ố ế ề ử ụ ộ v cho vi c ghép n i v i thi ế ị ậ ụ truy n cho máy l p trình ki u PPI là 9600 baud. T c đ truy n cung c p c a PLC ề theo ki u t Ghép n i S7-200 v i máy tính PC qua c ng RS232 c n có cáp n i PC/PPI v i b chuy n đ i RS232/RS485. ể ự ố ổ ể
i thích ả
ậ ữ ệ ề
Chân 1 2 3 4 5 Gi Đ tấ 24 VDC Truy n và nh n d li u Không s d ng ử ụ Đ tấ
5 4 3 2 1 9 8 7 6
4
6 7 8 5VDC 24VDC Truy n và nh n d li u ậ ữ ệ ề
9 Không s d ng ử ụ
ề 2.2.3 M r ng c ng vào ra. Hình 4.2 Truy n thông trong S7-200. ổ
ở ộ ặ Th h Simatic S7-200 r t linh ho t và hi u qu s d ng cao do nh ng đ c ả ử ụ ế ệ ữ ệ ấ ạ
tính sau:
Có nhi u lo i CPU khác nhau trong h S7-200 nh m đáp ng yêu c u c a ầ ủ ứ ề ệ ằ
ạ khác nhau c a t ng úng d ng. ủ ừ ụ
Có nhi u Modul m r ng khác nhau nh các Modul ngõ vào/ra t ng t ở ộ ư ề ươ ự ,
Modul ngõ vào/ra s .ố
Modul truy n thông đ k t n i PLC trong h S7-200 vào m ng Profibus- ể ế ố ề ệ ạ
DP nh là m t Slave. ư ộ
Modul truy n thông đ k t n i PLC trong h S7-200 vào m ng AS-I nh ể ế ố ề ệ ạ ư
là m t MASTER. ộ
Ph n m n STEP7 Mico/win sofwarl. ề ầ
5
Hình 4.3 Module m r ng CPU 226 ở ộ
ậ
ng trình
ộ ộ ổ ổ
ệ Đ c đi m k thu t ể ỹ ặ Kích th c (mm) ướ B nh ch ớ ươ B nh d li u ớ ữ ệ C ng logic vào C ng logic ra Modul m r ng ở ộ Digital I/O c c đ i ự ạ Analog I/O c c đ i ự ạ B đ m(counter) ộ ế B đ nh th i (Timer) ờ ộ ị T c đ th c thi l nh ố ộ ự L u tr khi m t đi n ệ ữ ư ấ CPU 226 190×80×62 4096 words 2560 words 24 16 7 128/128 32 In/ 32 Out 256 256 0.37 µs 190 giờ
ng trình. ng trình theo chu trình l p. M i vòng l p đ 2.2.4 Th c hi n ch ự PLC th c hi n ch ự ệ ệ ươ ươ ặ ọ
c b t đ u b ng giai đo n đ c d li u t ượ ắ ầ
ỗ ạ ươ ằ ự ạ
ươ ượ ự ệ ệ ằ ầ
ệ ươ ế ạ ằ ề ạ
c k t thúc b ng giai đo n chuy n các n i dung c a b c g i là vòng ượ ặ các c ng vào ọ ữ ệ ừ ổ ng trình.Trong t ng vòng quét, ế ừ c th c hi n b ng l nh đ u tiên và k t thúc b ng l nh k t thúc ng trình là giai đo n truy n thông n i b và ộ ế ộ ộ ủ ự ượ ệ ế ể ạ ằ ộ
quét (scan). M i vòng quét đ ỗ vùng b đ m o, ti p theo là giai đo n th c hiên ch ộ ế ả ng trình đ ch (MEND).Sau giai đo n th c hi n ch i.Vòng quét đ ki m tra l ể ỗ i các c ng ra. đ m o t ổ ế ả ớ
4. Chuy n d ể ữ li u t b đ m ệ ừ ộ ệ o ra ngo i vi ả ạ 1Nh p d li u t ậ ữ ệ ừ ngo i vi vào b ộ ạ đ m o ế ả
2. th c hi n ch ng trình ự ệ ươ 3. truy n thông ề và t ki m tra ự ể iỗ l
Hình 4.3: Vòng quét (scan) trong S7-200
6
i th i đi m vào/ra thông th ờ ệ ể ư ậ ạ ự ế
ớ ố
ữ ỉ ộ ệ ả ộ ệ ả ạ ệ ả ạ
ừ
ẽ ng trình x lý ng t đ th c hi n l nh này m t cách tr c ti p v i c ng vào/ra. ọ ự ế ệ ố ệ ệ ệ ớ ổ ử ộ
ng trình. ng l nh không làm vi c tr c ti p v i c ng Nh v y t ớ ổ ườ ệ vào/ ra mà ch thông qua b đ m o c a c ng trong vùng nh tham s .Vi c truy n ề ủ ổ thông gi a b đ m o v i ngo i vi trong các giai đo n 1và 4 do CPU qu n lý. Khi g p l nh vào/ra ngay l p t c thì h th ng s cho d ng m i công vi c khác, ngay c ả ặ ệ ch ươ 2.2.5 C u trúc ch ấ ớ ậ ứ ắ ể ự ươ ể ậ ử ụ ữ ằ ầ ộ
Có th l p trình cho PLC S7-200 b ng cách s d ng m t trong nh ng ph n m m ề sau :
-STEP7-Micro/ DOS. -STEP7-Micro/ WIN.
c trên các máy l p trình h PG7xx và ặ ượ ậ ọ ầ ề ể ữ
ng trình chính (main progam) và ả
ng trình cho S7-200 ph i có c u trúc ch ng trình con và ch c ch ra sau đây: ươ ấ ng trình s lý ng t đ ử ươ ươ ỉ
ắ ượ c k t thúc b ng l nh k t thúc ch ng trình (MEND). ệ ươ ằ
ng trình con ng trình chính đ ượ ế ng trình con là m t b ph n c a ch ộ ộ ủ ươ ậ ươ
ế ng trình, các ch ng trình chính đó là l nh MEND. t sau l nh k t thúc ch ệ ươ ả ượ
ệ ng trình x lý ng t là m t b ph n c a ch ng trình. N u c n s ươ ươ c vi ế Các ch ươ ậ ươ ế
ủ t sau l nh k t thúc ch ầ ử ng trình chính ế ử ng trình, c n x lý ng t ph i vi ử ắ ắ ươ ầ ả ộ ộ ế ươ ệ ế
ng trình con đ c nhóm l Các ch i thành m t nhóm ngay sau ch ượ
ươ ng trình x lý ng t. B ng cách vi ắ
c rõ ràng và thu n ti n h n trong vi c đ c ch ạ ử ơ ệ ậ ộ ằ ệ ọ ng trình ươ t nh v y c u trúc ư ậ ấ ế ng trình sau này. Có ươ
ng trình đ do Nh ng ph n m m này đ u có th cài đ t đ ề các máy tính cá nhân (PC). Các ch ươ sau đó đ n các ch ế Ch - - Ch ph i đ - d ng ch ụ MEND. - ươ chính. Sau đó đ n ngay các ch ế ch ượ ươ th t ể ự
7
tr n l n các ch ng trình con và ch ng trình s lý ng t đ ng sau ch ng trình ộ ẫ ươ ươ ắ ằ ử ươ
chính.
2.2.6 Các vùng nh c a S7-200. ờ ủ ể ọ ượ
c kí hi u SM( Special Memory) ch có th ớ ặ B nh c a S7-200 có tính năng đ ng cao, có th đ c và ghi đ ộ t đ ệ ượ c toàn vùng, ể ệ ỉ
B nh có m t t nh đ nuôi, duy trì d li u trong m t kho ng th i gian khi ộ ụ ớ ể ọ ớ ữ ệ ả ộ ờ
ớ ủ ộ ngo i tr ph n các bít nh đ c bi ạ ừ ầ truy c p đ c. ậ ộ m t đi n. B nh c a s7-200 đ c chia thành 4 vùng: ệ ớ ủ ấ ộ ượ
Vùng nh ch ng trình: Là vùng l u gi ng trình. Vùng này ớ ươ ư ữ ươ
thu c kiêu không b m t d li u, đ c và ghi đ các l nh ch ệ c. ị ấ ữ ệ ọ ộ ượ
Vùng nh tham s : Là vùng l u gi các thông s nh : t ư ữ ư ừ ố ỉ ạ khóa, đ a ch tr m. ị
c. ố ớ Có th đ c và ghi đ ể ọ ượ
Vùng nh d li u: Đ c s d ng đ l u tr các d li u c a tr ng trình. ượ ử ụ ữ ệ ủ ớ ữ ệ ể ư ươ ng trình PLC S7-200. ươ ữ c chia thành nh ng vùng nh nh vói các công d ng khác nhau. ỏ Hình 4.4 C u trúc ch ấ ớ ụ ữ
Vùng d li u đ Chúng đ c kí hi u b ng các ch cái đ u ti ng anh: ữ ệ ượ ượ ệ ữ ế ằ ầ
8
ế
ệ ệ
ệ
ầ ầ ớ ộ ớ ặ ọ
-V: Bi n nh . V0-v4095 ớ -I: Vòng đ m đ u vào. I0.x( x=0-7)-I7.x( x=0-7) -Q: Vòng đ m đ u ra. Q0.x( x=0-7)-Q7.x( x=0-7) -M: Vùng nh n i ( bits).M0.x( x=0-7)-M31.x( x= 0-7). -SM: vùng nh đ c bi t (bits). Vùng nh chi đ c SM0.x( x=0-7)- SM29.x( x=0-7). Vùng nh đ c/ghi SM30.x( x=0-7)- SM85.x( x=0-7) ớ ớ ọ
ữ ậ ơ ả
t là LAD. t là STL. ệ t t ế ắ t t ế ắ ệ - - - t t ế ắ ố t theo ki u LAD, thi c vi t là DB. t b l p trình s t ươ ể ẽ ự ạ
ng ng. Nh ng ng 2.2.7 Ngôn ng l p trình. Có 3 d ng ngôn ng l p trình c b n đó là: ữ ậ ạ ng pháp hình thang ( Ladder Logic ) vi Ph ươ ng pháp li Ph t kê l nh ( Statemnt List ) vi ươ Ph ng pháp theo d ng d li u hình kh i( Dât Block) vi ươ N u ch ế ươ ươ ứ
ng trình nào đ t o ra i không ph i m t ộ ả c sang LAD. ượ m t ch ộ ch ươ
ữ ệ ạ ng trình d ế ượ ế ị ậ ng trình theo ki u STL t c l ượ ạ ư ể t theo ki u STL cũng có th chuy n đ c vi ể ượ ể ể ng pháp hình thang(LAD). trong đ án em s d ng ph ươ
ồ ộ ữ ằ ế ử ụ ữ ậ
ươ ứ ể ầ
trong LAD t ch ơ c b n dùng đ bi u di n l nh logic nh sau. ươ
ng trình LAD các ph n t Ti p đi m: Là bi u t ng (symbol) mô t ầ ơ ả ằ ư ủ ơ ế các ti p đi m c a r le, các ti p ể ể
Ở LAD là m t ngôn ng l p trình b ng đ ho . Nh ng thành ph n c b n dùng ạ ồ ng ng v i các thành ph n c a b ng đi u khi n b ng r le.Trong ề ủ ả ễ ệ ể ể ế ả ng đóng . ng m ho c th ế đi m đó có th là th ớ ầ ử ơ ả ể ượ ở ườ ườ ể ể ặ
Cu n dây (coil): Là bi u t ng mô t các r le đ c m c theo chi u dòng ể ượ ộ ả ơ ượ ề ắ
đi n cung c p cho r le. ấ ệ ơ
ng mô t H p (box): Là bi u t ộ ả ệ
ng đ ộ ộ ạ ể ế ượ ể ượ ạ ữ c bi u di n b ng h p là các b ằ
ễ ộ ọ ộ
c m c đúng chi u dòng đi n. các hàm khác nhau, nó làm vi c khi có dòng đi n ch y đ n h p. Nh ng d ng hàm th ộ ườ ả th i gian (Timer), b đ m (Counter) và các hàm toán h c. Cu n dây và các h p ph i đ ệ ệ ờ ượ ộ ế ề
thành m t m ch hoàn thi n, đi t ng n i các ph n t ạ ệ ố
ạ ồ ườ ườ ồ
ở ề ồ ồ
ắ M ng LAD: Là đ ườ ầ ử ng ngu n bên trái sang đ ả ng ngu n bên ph i là dây trung hoà hay là đ ườ c th hi n khi dùng ch ượ ể ệ ả
ừ ộ ng ngu n bên ph i. Đ ng ngu n bên trái là dây nóng, ng ườ ng tr v ngu n cung c p (đ ồ ấ ng trình ti n d ng ụ ươ ể bên trái qua các ti p đi m ả ườ ặ ệ ế ệ
đ ườ đ ườ ngu n bên ph i th ng không đ ồ STEP7-Mcro/Dos ho cMicro/Win). Dòng đi n ch y t đóng đ n các cu n dây ho c các h p tr v bên ph i ngu n. ạ ừ ả ở ề ế ặ ộ ộ ồ
ơ ả
2.2.8 Các t p l nh c b n trong S7-200. 2.2.8.1 l nh v bit. ệ ậ ệ ề
9
Ti p đi m th ế ể ườ ng m . ở
Ti p đi m th ng đóng. ế ể ườ
Cu n coil, ngõ ra. ộ
Tr ng thái đ o bit. ạ ả
Set bit.
L y s n lên. ấ ườ
L y s ấ ườ n xu ng. ố
ng đóng vào thanh ngu n (LD, LDI) 2.2.8.2. L nh n p ti p đi m th ạ ể ệ ế ườ ng m , th ở ườ ồ
C u trúc: ấ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
LD n n: X, Y, M, S, T, C 1 (Load)
LDI n n: X, Y, M, S, T, C 1 (Load Inverse)
2.2.8.3 L nh đ u ra (OUT) ệ ầ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
OUT n n: Y, M, S, T, C 1
2.2.8.4 N i ti p ti p đi m th ng m , ti p đi m th ng đóng (AND, ANI) ố ế ế ể ườ ở ế ể ườ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
AND n: X, Y, M, S, T, C 1
ANI n: X, Y, M, S, T, C 1
10
2.2.8.5 L nh n i song song ti p đi m th ng m , ti p đi m th ng đóng (OR, ố ể ệ ế ườ ở ế ể ườ
ORI)
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
OR n: X, Y, M, S, T, C 1
ORI n: X, Y, M, S, T, C 1
n lên, s n xu ng (LDP, LDF) 2.2.8.6 L nh l y s ệ ấ ườ ườ ố
Ladder B c l p trình Vùng nhớ ướ ậ
Intruction LDP n: X, Y, M, S, T, C 2
(Load Pulse) LDF
(Load Falling n: X, Y, M, S, T, C 2
Pulse)
2.2.8.7 . L nh n i ti p s n lên, s n xu ng (ANP, ANF) ố ế ườ ệ ườ ố
Ladder B c l p trình Vùng nhớ ướ ậ
Intruction ANP n: X, Y, M, S, T, C 2
(And Pulse) ANF
(And Falling n: X, Y, M, S, T, C 2
Pulse)
2.2.8.8. L nh n i song song s n lên, s n xu ng (ORP, ORF) ố ệ ườ ườ ố
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
ORP n: X, Y, M, S, T, C 2 (Or Pulse)
ORF
(Or Falling n: X, Y, M, S, T, C 2
Pulse)
11
2.2.8.9 L nh n i n i ti p các kh i l nh (ANB) ố ố ế ố ệ ệ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
ANB 1 (And Block)
2.2.8.10. L nh n i song song các kh i l nh (ORB) ố ệ ố ệ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
ORB 1 (Or Block)
2.2.8.11 L nh r nhánh (MPS, MRD, MPP) ệ ẽ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
MPS 1
MRD 1
MPP 1
2.2.8.12 L nh ghi xóa giá tr ti p đi m (SET, RST) ị ế ể ệ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
SET n n: Y, M, S 1
RST n n: Y, M, S, T, C, D, V, Z 1
Mô t :ả
L nh SET: L nh ghi giá tr logic 1 cho toán h ng n (ti p đi m n) khi đ u vào ế ệ ể ệ ạ ầ ị
c th a mãn. c a nó đ ủ ượ ỏ
L nh RST: L nh ghi giá tr logic 0 cho toán h ng n (ti p đi m n) khi đ u vào ể ệ ệ ế ầ ạ ị
c th a mãn. c a nó đ ủ ượ ỏ
2.2.8.13 L nh l y s ệ ấ ườ n xung tín hi u đ u vào (PLS, PLF) ầ ệ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
PLS n n: Y, M 2
PLF n n: Y, M 2
12
2.2.8.14 L nh chuy n d li u (MOV) ể ữ ệ ệ
Ladder Intruction B c l p trình ướ ậ Vùng nhớ S: D li u ngu n 16 ồ ữ ệ
bit (K, H, D, T, C,
MOV S D V, Z) 5
D: D li u đích 16 ữ ệ
bit (D, T, C, V, Z)
2.2.8.15 L nh ti p đi m so sánh (=, >, <, <>, >=, <=) ệ ế ể
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
LD = n1 n2 n1, n2: K, H, D, T, C 1
LD < n1 n2 n1, n2: K, H, D, T, C 1
LD > n1 n2 n1, n2: K, H, D, T, C 1
LD <> n1 n2 n1, n2: K, H, D, T, C 1
LD <= n1 n2 n1, n2: K, H, D, T, C 1
LD >= n1 n2 n1, n2: K, H, D, T, C 1
Mô t n1 và ả ệ : L nh ti p đi m so sánh th c hi n vi c so sánh d li u trong 2 t ệ ữ ệ ự ế ể ệ ừ
n2 ho c 1 h ng s v i d li u c a m t t . K t qu c a phép so sánh s có giá tr ố ớ ữ ệ ộ ừ ủ ặ ằ ả ủ ế ẽ ị
b ng 1 n u đúng (đóng ti p đi m so sánh) và b ng 0 n u sai (m ti p đi m so sánh). ằ ở ế ế ế ể ế ể ằ
2.2.8.16 L nh n i ti p ti p đi m so sánh (AND=, AND>, AND<, AND<>, ố ể ệ ế ế
AND>=, AND<=)
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
AND = n1 n2 n1, n2: K, H, D, T, C 1
AND < n1 n2 n1, n2: K, H, D, T, C 1
AND > n1 n2 n1, n2: K, H, D, T, C 1
AND <> n1 n2 n1, n2: K, H, D, T, C 1
AND <= n1 n2 n1, n2: K, H, D, T, C 1
AND >= n1 n2 n1, n2: K, H, D, T, C 1
Mô t ả ệ : L nh th c hi n phép toán AND gi a m t ti p đi m v i ti p đi m so ữ ộ ế ớ ế ự ể ể ệ
ế sánh. Tùy thu c vào tr ng thái c a ti p đi m và k t qu c a phép so sánh mà cho k t ể ủ ế ả ủ ế ạ ộ
qu t h p logic. ả ổ ợ
13
2.2.8.17. L nh n i song song ti p đi m so sánh (OR<, OR>, OR<>, OR>=, OR<=) ố ể ệ ế
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
OR = n1 n2 n1, n2: K, H, D, T, C 1
OR < n1 n2 n1, n2: K, H, D, T, C 1
OR > n1 n2 n1, n2: K, H, D, T, C 1
OR <> n1 n2 n1, n2: K, H, D, T, C 1
OR <= n1 n2 n1, n2: K, H, D, T, C 1
OR >= n1 n2 n1, n2: K, H, D, T, C 1
Mô t ả : L nh th c hi n phép toán OR gi a m t ti p đi m v i ti p đi m so ữ ộ ế ớ ế ự ệ ệ ể ể
ế sánh. Tùy thu c vào tr ng thái c a ti p đi m và k t qu c a phép so sánh mà cho k t ể ủ ế ả ủ ế ạ ộ
qu t h p logic. ả ổ ợ
2.2.8.18 L nh tr th i gian (T
xxx)
ễ ờ ệ
Ladder Intruction B c l p trình Vùng nhớ ướ ậ
Timer 1 OUT Txxx K
Mô t :ả
- Txxx là tên c a b tr th i gian; K là h ng s th i gian tr ủ ộ ể ờ ố ờ ằ ễ
-PLC h FX có hai lo i b tr th i gian: B tr th i gian có nh (Retentive Timer) và ạ ộ ễ ờ ộ ễ ờ ọ ớ
ộ b tr th i gian không có nh (Non – retentive Timer). B tr th i gian s d ng m t ộ ễ ờ ộ ễ ờ ử ụ ớ
t ừ ể ư ờ đ l u giá tr đ m t c th i và s d ng m t bít làm c báo, khi giá tr tr t c th i ị ễ ứ ử ụ ị ế ứ ờ ộ ờ
c K thì bít c s b ng 1. l n h n ho c b ng h ng s đ t tr ớ ố ặ ướ ặ ằ ằ ơ ờ ẽ ằ
B tr th i gian không có nh giá tr tr ộ ễ ờ ị ễ ứ ầ t c th i s b xóa v 0 khi m t đi n đ u ề ờ ẽ ị ệ ấ ớ
vào. Còn đ i v i b tr th i gian có nh thì khi m t đ u vào, giá tr tr t c th i đ ớ ố ớ ộ ễ ờ ị ễ ứ ấ ầ ờ ượ c
nh l i, và khi đ u vào có tr l i thì giá tr tr t c th i l i ti p t c tr t ớ ạ ở ạ ầ ị ễ ứ ờ ạ ế ụ ễ ừ giá tr đang ị
nh , giá tr tr t c th i ch m t khi có l nh reset. ị ễ ứ ỉ ấ ệ ờ ớ
14
B tr th i gian có ba đ phân gi ộ ễ ờ ộ ả i 1ms, 10ms, 100ms. Th i gian tr ph thu c vào ờ ụ ễ ộ
i và h ng s đ t tr c K. Th i gian tr th c c a b tr đ c tính theo đ phân gi ộ ả ố ặ ướ ằ ể ự ủ ộ ể ượ ờ
i) c K). công th c: ứ (th i gian tr th c) = (đ phân gi ễ ự ờ ộ ả x (h ng s đ t tr ố ặ ướ ằ
B ng phân b các b tr c a các PLC h FX: ộ ễ ủ ả ố ọ
Timer Resolution FX FX2N(C) FX0(S) 56 FX0N 63 FX2C 200 100 ms
(T0 – 55) 24 (T0-62) 31 (T0-199) 46 10 ms (T32 – 55) (T200-245) (T32-62) 1 1 ms N/A N/A (T63) 4 Retentive 1 ms N/A N/A
(T246-249) 6 Retentive 1 ms N/A N/A (T250-255)
xxx)
2.2.8.19. L nh đ m (C ệ ế
Ladder Intruction B c l p trình ướ ậ
Vùng nhớ Counter 1 OUT Cxxx K
Mô t :ả
c. Cxxx là tên (th t ) c a b đ m, K là giá tr đ m đ t tr ứ ự ủ ộ ế ặ ướ ị ế
ộ ế B đ m c a PLC h FX có hai lo i b đ m 16 bít và b đ m 32 bit. B đ m ạ ộ ế ộ ế ộ ế ủ ọ
ờ 16 bít là b đ m ti n, m i khi đ u vào b đ m có m t xung thì giá tr đ m t c th i ộ ế ộ ế ị ế ứ ế ầ ỗ ộ
c thì tăng lên m t đ n v , khi giá tr đ m t c th i l n h n ho c b ng giá tr đ t tr ứ ị ặ ướ ộ ơ ờ ớ ị ế ặ ằ ơ ị
bit c Cờ xxx b ng 1. Giá tr đ m t c th i b xóa v 0 khi có l nh reset. ờ ị ị ế ứ ề ệ ằ
B đ m 32 bit là b đ m ti n lùi, chi u đ m đ ộ ế ộ ế ế ề ế ượ c xác đ nh b ng các bit t ằ ị ừ
ng ng v i các b đ m t C200 đ m C234. Khi các bít đ nh M8200 đ n M8234 t ế ươ ộ ế ứ ớ ừ ế ị
chi u b ng 0 b đ m 32 bit th c hi n đ m ti n, các bit đ nh chi u b ng 1 b đ m 32 ộ ế ộ ế ự ề ệ ế ế ề ằ ằ ị
bít th c hi n đ m lùi. Giá tr đ m t c th i đ c so sánh v i giá tr đ t tr c, khi giá ị ế ờ ượ ự ứ ệ ế ị ặ ướ ớ
tr t c th i l n h n ho c b ng giá tr đ t tr c thì bit c b ng 1. ị ặ ướ ặ ằ ờ ớ ị ứ ơ ờ ằ
B đ m 16 bit và 32 bit có 2 ki u: b đ m thông th ộ ế ộ ế ể ườ ộ ế ng (General) và b đ m
ch t (Latched). B đ m thông th ộ ế ố ườ ấ ng giá tr đ m t c th i b xóa v 0 khi PLC m t ờ ị ị ế ứ ề
ồ ngu n nuôi. B đ m ch t giá tr đ m t c th i không b xóa v 0 khi PLC m t ngu n ộ ế ị ế ứ ề ấ ồ ố ờ ị
nuôi, nó ch xóa khi có l nh reset. ệ ỉ
B ng phân b các b đ m c a PLC h FX: ộ ế ủ ả ố ọ
Counter Resolution FX1s FX1N FX2N FX2NC
15
16 16 100 General 16 bit up counter
(C0-15) 16 (C0-15) 184 (C0-99) 100 Latched 16 bit up counter (C16-31) (C16-199) (C100-199) 20 General 32 bit up counter N/A
(C200-219) 15 Latched 32 bit up counter N/A (C220-234)
