KỸ THUẬT ĐIỆN
Phần 2 HỆ THỐNG ĐIỆN TỬ TƯƠNG TỰ VÀ SỐ
1
HỆ THỐNG ĐIỆN TỬ TƯƠNG TỰ VÀ SỐ
n CÁC DỤNG CỤ BÁN DẪN n KHUẾCH ĐẠI TRANSITOR n KHỐI TƯƠNG TỰ VÀ KHUẾCH ĐẠI THUẬT
TOÁN
n ĐIỆN TỬ SỐ
2
CHƯƠNG 7: CÁC DỤNG CỤ BÁN DẪN
KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
- tồn tại dưới dạng tinh thể rắn. - độ dẫn điện nằm giữa độ dẫn điện chất dẫn điện và cách điện; dải độ dẫn điện nằm trong khoảng 10-6 ®10-5 S/m. - Chất bán dẫn quan trọng nhất là Silic, có hóa trị 4
1. Chấtbándẫn
Lỗ trống
- khi một điện tử tham gia liên kết hóa trị bị khuyết (bứt ra khỏi liên kết), chỗ khuyết đó được gọi là lỗ trống; lỗ trống mang điện tích dương
3
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
4
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
QUÁ TRÌNH DẪN ĐIỆN TRONG CHẤT BÁN DẪN n Cả lỗ trốngvà điệntử đều tham gia vào quá trình
dẫn điện của chất bán dẫn (lỗ trống và điện tử tự do còn được gọi chung là các hạt dẫn- carriers)
n Chiều dòng điện trong chất bán dẫn cùngvớichiều chuyểnđộngcủacáclỗ trốngvà ngượcvớichiều chuyểnđộngcủacácđiệntử
(a)
(b)
Chiều dòng điện Chiều dòng điện
5
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
CHẤT BÁN DẪN THUẦN, CHẤT BÁN DẪN LOẠI P VÀ N n Chấtbándẫnthuần(không có tạp chất): có ít hạt
dẫn, chấtcáchđiện (ở 0K) và dẫn điện kém (ở nhiệt độ phòng).
một số lượng mong muốn các lỗ trống, điện tử tự do.
+ BándẫnloạiP: thêm vào bán dẫn thuần (hóa trị
n Chấtbándẫnkhôngthuần (thêm tạp chất): chứa
4)một lượng nhỏ các tạp chất hóa trị 3 như In, Ga; lỗ trống là hạt dẫn đa số, điện tử la ̀ thiểu số + BándẫnloạiN: thêm vào bán dẫn thuần (hóa trị 4) một lượng nhỏ các tạp chất hóa trị 5 như As: điện tử la ̀ hạ t dẫn đa số, lỗ trống là thiểu số
6
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
7
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
tiếp xúc công nghệ với nhau
Diode: Tiếp giáp P-N nối với mạch điện ngoài được gọi
là diode bán dẫn.
Tiếp xúc kim loại
Cấu trúc vật lí củ a Diode
n DIODE BÁN DẪN TiếpgiápP-N: hình thành khi cho chất bán dẫn P và N
Ký hiệu Diode lý tưởng
Ký hiệu Diode thực
8
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
n Đặc điểm
Khi đặt điện áp V >0, diode được phân cực thuận, quan hệ dòng điện và điện áp đặt lên Diode là
/ V V h T e
I
I
(
-1);
0.025V; =1
=
=
h
S
1.
V T Khi điện áp V<0, diode được phân cực ngược, dòng điện nhỏ qua diode gọi là dòng điện ngược bão hòa (diode lí tưởng coi dòng này bằng 0); khi tăng điện áp ngược đến một giá tri ̣ diode sẽ bị đánh thủng
Tiếp giáp pn khi phân cực (a) Cấu trúc vật lý (b) Ký hiệu diode bán dẫn
2.
9
1. KHÁI NIỆM CHUNG VỀ CHẤT BÁN DẪN, DIODE
thực
tưởng
Phá hỏng
Dòng điện lớn nhất
n Đặc tuyến V-A diode n Đặc tuyến V-A diode lí
Phân cực thuận
(Điện áp đánh thủng)
Phân cực ngược
Đánh thủng ngược
Phá hỏng
Tắt(OFF) Mở(ON)
10
2. MÔ HÌNH TOÁN HỌC DIODE
1. Mô hình 1( diode offset) Diode thực được xấp xỉ thành diode lí tưởng mắc nối
tiếp với điện áp mở Von : 0.6-0.7 cho diode Si, 0.2-0.3 cho diode Ge
Đặc tuyến thực
Diode lí tưởng
Đặc tuyến xấp xỉ
2. Mô hình 2 ( piecewise –linear) Diode thực được xấp xỉ thành diode lí tưởng mắc nối
tiếp với điện trở Rf và điện áp mở Von
11
2. MÔ HÌNH TOÁN HỌC DIODE
Diode lí tưởng
fR= 1/
Độ dốc
VÍ DỤ:
- Thay Diode thưc ở sơ đồ a bằng diode lí tưởng mắc nối tiếp điện áp mở(ngưỡng) 0.6V được sơ đồ b
12
2. MÔ HÌNH TOÁN HỌC DIODE
VÍ DỤ:
Diode lí tưởng
v
0.6+2 và
=
=
D
v 1
v o
v=
Dv
1 2.6 -
n Sử dụ ng định luật LKA cho hai vòng ta được
0
2.6V
> ® >
2 + n điện áp đặt trên diode là: ® Điều kiện để diode dẫn là
Dv
v 1
13
3. MẠCH ĐIỆN CHỈNH LƯU DÙNG DIODE, MẠCH LỌC
Diode lí tưởng
Điện trở tải
Diode đóng mạch
Diode đóng mạch
Diode hở ma ̣ch
n Mạch chỉnh lưu nửa chu kỳ:
14
3. MẠCH ĐIỆN CHỈNH LƯU DÙNG DIODE, MẠCH LỌC
n Mạch chỉnh lưu 2 nửa chu kỳ
Thứ cấp
Diode lí tưởng
Sơ cấp
Máy biến áp lí tưởng
Diode lí tưởng
(Nửa chu kỳ dương)
(Nửa chu kỳ âm)
15
3. MẠCH ĐIỆN CHỈNH LƯU DÙNG DIODE, MẠCH LỌC
Chỉnh lưu cả chu kỳ (a) mạch điện, (b) mạch điện cho nửa chu kỳ dương và âm, (c) Điện áp đầu ra sau chỉnh lưu .
n Mạch chỉnh lưu cầu:
16
3. MẠCH ĐIỆN CHỈNH LƯU DÙNG DIODE, MẠCH LỌC
Diode lí tưởng
Tụ lo ̣c
Trở tải
n Mạch lọc dùng tụ điện
17
3. MẠCH ĐIỆN CHỈNH LƯU DÙNG DIODE, MẠCH LỌC
Tụ nạp
Tụ phóng
Hằng số thời gian
Chỉnh lưu với tụ lọc. (a) Mạch điện. (b) dòng điện ra với tụ lọc. (c) Cấu hình mạch điện khi tụ nạp và phóng.
18
CHƯƠNG 8: TRANSISTOR LƯỠNG CỰC (BJT)
Cấu tạo: Ba lớp bán dẫn, ghép thành hai tiếp giáp: n-p-n hoặc p-n-p; tương ứng có ba vùng: vùng gốc, phát, góp; ba cực tương ứng ba vùng là: cực gốc(B), phát (E), góp(C); vùng gốc được chế tạ o mỏng nhất và vùng phát được làm giầu các hạt dẫn đa số nhất
Góp
Phát
Góp
Phát
1.
B (gốc)
B (gốc)
Ký hiệu transistor (BJT- transistor lưỡng cực)
(góp- Collector)
(góp- Collector)
(gốc-Base)
(gốc-Base)
(b)
(a)
(phát- Emitter)
(phát- Emitter)
2.
Transistor lưỡng cực. (a) Cấu trúc transistor npn và ký hiệu. (b) Cấu trúc transistor pnp và ký hiệu
19
Một số transistor trong thực tế
20
KHÁI NIỆM CHUNG VỀ TRANSISTOR LƯỠNG CỰC (BJT)
Các cách phân cực cho transistor
21
KHÁI NIỆM CHUNG VỀ TRANSISTOR LƯỠNG CỰC (BJT)
3. Các chế độ làm việc của BJT npn: có 3 chế độ
§ Tích cực(khuếchđại) (VBE=Von; VCE>Von )
§ Bão hòa (iB>0; VBE=Von; VCE=Vsat≈ 0.2-0.3V) ;
§ Khóa (iB=0; vBE IBQ, ICQ, VCEQ 7.3.5 sách GT
chú ý: ICBO và ICEO là nhỏ (cỡ nA), nên bỏ qua § Xác định chế độ làm việc của mạch đã cho
§ Nếu chế độ la ̀ th́ch cực: sử dụ ng các công thức 7.3.1- dụng các công thức từ 7.3.1-7.3.5. § Nếu chế độ la ̀ bãohòahay khóa thì không được áp 22 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) i i = + E i
C B i b=
i
C B i a=
i
C E a
b n Quan hệ các đại lượng dòng điện ở chế độ tích cực b = ; =
a 1 a
- a b
1+
b I i
=a + i
C E 0CB I i
= b + i
C B 0CE n Hệ số khuyếch đại dòng điện gốc chung =0,9-0,98
n Hệ số khuyếch đại dòng điện phát chung =5-900 n Hiện tượng rò dòng điện (bé)
Dòng điện rò ICB0 khi đầu E hở nên:
Dòng điện rò ICE0 khi đầu B hở nên: 23 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) n Ví dụ: Tính toán chế độ làm việc của Transistor β=80 24 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) CÁC CÁCH MẮC TRANSISTOR:
Transistor có thể mắc theo 3 kiểu B chung, C
chung, E chung tùy thuộc vào cực nào tham gia cả
cực vào và ra
1. Mắc chung gốc: n 25 CÁCH MẮC TRANSISTOR 2. Mắc chung phát: 3. Mắc chung góp: 26 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) n ĐẶC TUYẾN V-I CỦA TRANSISTOR 27 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) 28 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) n Hiệu ứng Early: 29 KHÁI NIỆM CHUNG VỀ TRANSISTOR
LƯỠNG CỰC (BJT) I hiệu nhỏ
gm :Điện dẫn truyền của transistor
VT điện áp tương đương của nhiệt độ, VT=kT/q=
25.86x10-3V (T=300K)
ro :Tổng trở ra của transistor
g = = m i
d
C
v
d BE CQ
V
T Q I = = CQ
V 1
r
o i
d
C
v
d
CE A Q n Sơ đồ tương đương của BJT khi làm việc với tín = = @ = r
p 1
g b
g v
D
BE
i
D
B i
D
C
i
D
B v
D
BE
i
D
C i
d
C
i
d
B m m Q Q Q v
= D BE v
p r
i
= D
B
p Mạch điện tương đương tín hiệu nhỏ của BJT 30 CHƯƠNG 8: KHUYẾCH ĐẠI TRANSISTOR 1. 2 CCV 3 n 8 CCV
1 n 8 CCV PHÂN CỰC TRANSISTOR LƯỠNG CỰC (BJT)
Điện áp dọc transistor
1
Điện áp trên RC
Điện áp rơi trên RE 1 3 CR Từ điểm làm việc Q; ICQ,IBQ® CC = R
C V
3
I
8 CQ
V = = R
E 8 I I CC
+ V
b
CC
)
I
+
b (
8 1 CQ CQ BQ ( ) V
7 / 8 0.7 - 0.7 / 8 + V - ( ) ) CC V
B @ = @ R
1 R
2 CC
I
6 CC
6 I (
V
I
5 BQ BQ BQ n 31 2. KHUYẾCH ĐẠI TRANSISTOR LƯỠNG CỰC
(BJT) KHUYẾCH ĐẠI KIỂU PHÁT CHUNG (CE)
Phần phát của mạch điện là chung cho mạch vào
và ra (tín hiệu vào hai cực BE, lấy ra ở hai cực CE) Điện áp xoay
chiều ra
khuếch đại Điện
trở tải Tụ rẽ Đất Nguồn
xoay chiều 1. Sơ đồ tương đương:
n Ngắn mạch tất cả các nguồn một chiều
n Sử dụ ng sơ đồ tương đương của transistor tín hiệu nhỏ 32 KHUYẾCH ĐẠI PHÁT CHUNG Đất = = R
B R R
||
1
2 R R
1 2
R
R
+
2
1 = v
1 v
p= R
S ) - || - ] R
B = = = = A
i A
v
1 ||
) m L
+ i
L
i
S v R
S
in
R
+
in
r
)(
g r R
||
C
0
p
r R
||
(
+
0
C (
m
R
L ] v
L
v
1 [
g R r R
0
C
[
r R
||
0
C R
L 33 MẠCH KHUYẾCH ĐẠI GÓP CHUNG •Tín hiệu vào hai cực BE và ra CE, tải ra ở cực E Điện áp
ra Điện trở
tải Nguồn tín
hiệu Đất 34 MẠCH KHUYẾCH ĐẠI GÓP CHUNG = = R
B R R
||
1
2 R R
1 2
R
R
+
1
2 || = = R
in R
B R
i R R
B i
R
R
+
i
B ) = + + R
i R
W (1 r
p g r
m
p R = W r R
0 || ||E R
L = = A
v
1 +
(1 ) R
(1
W
R
+ v
L
v
1 W )
g r
m
p
g r
+
m
p r
p = = = = A
i A
v
1 +
(1 ) ] i
L
i
S v R
L in
v R
1
L R
in
R
L W (1
R R
W
in
[
R
R r
+
L
p g r
)
m
p
g r
+
m
p 35 MẠCH KHUYẾCH ĐẠI B CHUNG Điện
áp ra (a) Nguồn
xoay
chiều Đất Đất || = = R
H R
C R
L ( r
p || = = = = R
in R
E R
i R
i )(
|| ) ||
+ R
+
H
)(1
+ + ) + R R
E i
R
R
+
i
E (
R
H r
0
R
E )
g r
m
0 r
0 R
E
r
(
p r
p
R
H R R
C L
R
R
+
C
L
R
r
+
H
0
r
(1
+
+
0 r
p )
g r
m
p ) R
H = = = = = A
i A
v
1 A
v
1 ) ||
+ g r
0
m
)(1
+ v
L
v
1 (1
R
H g r
+
m
0
r
+
0 v
L
v
-
p ] R
in
R
L (
R r
H
p
R
+
H )(1
+
R
||
E )
g r
m
0 [
R r
0
L R
E
r
(
p 36 SO SÁNH CÁC MẠCH KHUẾCH ĐẠI E, B, C
CHUNG — Mạch khuếch đại mắc theo kiểu E chung: khuếch đại điện áp, dòng điện, tín hiệu vào/ra là ngược pha với nhau — Mạch khuếch đại C chung: hệ số khuếch đại điện áp xấp xỉ bằng 1; hệ số khuếch đại dòng điện lớn — Mạch khuếch đại B chung: không khuếch đại dòng điện, chỉ khuếch đại điện áp 37 CHƯƠNG 5: KHỐI TƯƠNG TỰ VÀ
KHUẾCH ĐẠI THUẬT TOÁN n KHỐI KHUẾCH ĐẠI
n KHỐI KHUẾCH ĐẠI LÝ TƯỞNG 38 1. KHỐI KHUYẾCH ĐẠI hai cổng đầu vào và đầu ra. n Một bộ khuếch đại được mô hình hóa như là thiết bị n dòng điện đầu vào là tỉ lệ với điện áp đầu vào, do
đó các cực đầu vào mô hình hoá bằng một điện
trở , là điện trở đầu vào(inputresistance) của bộ
khuếch đại. n Bộ khuếch đại đầu ra mô tả bằng mô hình nguồn
Thévenin. Điện trở đầu ra(outputresistance) và
nguồn điện áp phụ thuộc (dependent voltage
source) , Ao được gọi là hệ số khuếch đại điện áp
hở mạch. n Mô hình mạch điện của khối khuếch đại. 39 1. KHỐI KHUYẾCH ĐẠI (a) vào ra (b) 40 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 1. n n và đầu vào đảo pv nv n KHÁI NIỆM
Khuếch đại thuật toán được coi là các khối được
xây dựng sẵn có (building blocks).
Những khối này được mô tả bằng điện trở đầu
vào, điện trở đầu ra, và hệ số khuếch đại điện
áp hở mạch.
Hai cực đầu vào không đảo
được gắn nhãn + và –
Cực chung được biểu thị bằng ký hiệu nối đất
(ground) n A v
( ) = - v
n o p n Điện áp ra quan hệ với vi sai giữa hai điện áp vào như sau
v
Trong đó là A hệ số khuếch đại điện áp vòng hở n 41 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG Đất Khuếch đại thuật toán n Khuếch đại thuật toán lý tưởng được xấp xỉ gần gần đúng theo và i 0 ni = p i=
n hai đặc tính sau.
n Dòng điện vào
n Điện áp vi sai bằng 0, pi
dv là bằng 0,
dv =
0 Khuếch đại thuật toán lý
tưởng 42 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán a. Khuếch đại đảo 1 Đầu vào đảo Khuếch đại đảo 2 Đầu vào
không đảo Hệ số khuếch đại đảo là: = - 1 / + ( ) v
0
v
i R
2
R
1 1
R R
+
2 1 A R
0
1 é
ë ù
û ¥¾®¾A Với v
0
:
= -
v
i R
2
R
1 43 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán b. Khuếch đại không đảo Khuếch đại không đảo Hệ số khuếch đại không đảo là: = = 1 / + ( ) v
o
v
i v
o
v
2 R
2
R
1 1
R R
+
2 1 A R
o
1 æ
1
+ç
è ö
÷
ø é
ë ù
û ¥¾®¾A Với 1
= + v
:
o
v
i R
2
R
1 44 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán c. Khuếch đại cộng đảo Khuếch đại cộng đảo N R R R f f R = - + ...
+ + = - v
0 v
i
1 v
i 2 v
iN f n f
R
1 R
2 R
N v
å
in
R=
1
n æ
ç
è ö
÷
ø 45 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán d. Khuếch đại cộng không đảo Khuếch đại cộng không đảo M M R f || .... R = = [ ] v
o v
om R R
||
1
2 M å å m m 1
= 1
= R
d v
im
R
m æ
1
+ç
è ö
÷
ø 46 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán e. Bộ tích phân Chuyển đổi trở kháng âm Bộ tích phân đảo –tích phân Miller Bộ tích phân không
đảo t t t = - ( )
d
x x = - ( )
d
x x v t
( )
0 i
C v
in ò ò = ( )
d
x x v t
( )
0 v
in 1
C 1
RC ò -¥ -¥ 2
RC -¥ 47 2. KHỐI KHUYẾCH ĐẠI LÝ TƯỞNG 2. Ứng dụng của khuếch đại thuật toán f. Bộ vi phân RC = - v t
( )
0 Bộ vi phân
indv
t
( )
dt 48 n 7.2.1; 7.2.3; 7.2.5; 7.2.7; 7.2.8; 7.2.9;
7.2.13; 7.2.14; 7.2.15; 7.2.27; 7.2.28;
7.2.29; n 7.3.1; 7.3.3; 7.3.4; 7.3.5; 7.3.6; 7.3.7;
7.3.11; 7.3.12; 7.3.14; 7.3.15; 7.3.16; 49 10µA và một điện trở SI = 1kΩ 30mA . Tìm điện áp của diode được cho là 40 e I ( I mắc nối tiếp được phân cực thuận bởi một nguồn áp
để cung cấp một dòng điện là
nguồn nếu phương trình
I V-
V
1)
- = S 1. Một diode bán dẫn với 2i 0.7V được cho có . Tìm dòng điện và 1i onV = 2. Xét mô hình diode-offset trong mạch điện, diode 50 0.985 a = bi = CEOI CBOI Ci b Ei bỏ qua . Tìm , và
độ tích cực. 3. Một transistor có dòng eiện gốc , , và
25µA
. Transistor làm việc ở chế =0,6V; VCC =10V; RF =200kΩ; RC =2,7kΩ. Xác định
điểm làm việc của transistor. 4. Transistor làm việc ở chế hộ tích cực, β =99; VBE 51 5. 0.03S 75b = 65V mg = AV = n n Sử dụng mạch điện tương đương tín hiệu nhỏ của một BJT
, một điện trở tải được nối từ
với , ,và
cực góp tới cực phát, như trên hình. Transistor được phân cực
để có dòng i ện góp một chiều là 6mA.
BEvD
Tính ΔvL theo sự thay Rổi nhỏ .
BiD
Tìm sự thay Rổi tương ứng ở dòng i ện gốc. 52 n 8.1.1; 8.1.3; 8.1.4;
n 8.3.3; 8.3.12; 8.3.17; 53 1. Một npn BJT silicon được phân cực bằng phương pháp cho trên hình, với RE=240Ω; R2=3000Ω; VCC=24V. Điểm làm việc
tương ứng với VBEQ=0,8V; IBQ=110µA; VCEQ=14V và ICQ=11mA.
Xác định RC và R1 54 Xét pp phân cực như hình vẽ, với các dữ liệu như
bài 1. xác định RB; Rc 2. 55 3. Xét mạch khuếch đại với R1=1600Ω; R2=400Ω; Rc=70Ω;
RE=20Ω; RL=150Ω; transistor có β=70; VA=50V; ICQ=80mA;
VCC=15V. Tính hệ số khuếch đại dòng điện và điện áp. Lấy
VT=25,861mV Điện áp xoay
chiều ra
khuếch đại Điện
trở tải Tụ rẽ Đất Nguồn xoay
chiều 56 n 5.1.1; 5.1.2; 5.1.3
n 5.2.1; 5.2.2; 5.2.3; 5.2.4; 5.2.5; 5.2.6; 5.2.7 57 1. Xác định hệ số khuếch đại điện áp trong hình vẽ. 58 2. Tìm điện áp ra v0 trong mạch trong hình 59 3. Xác định điện áp ra v0 của hệ thống như hình vẽ 60 1. KHÁI NIỆM CHUNG VỀ TÍN HIỆU SỐ
2. CÁC KHỐI LOGIC PHƯƠNG PHÁP BIỂU DIỄN HÀM LOGIC VÀ TỐI
THIỂU HÀM LOGIC 3. 61 1. KHÁI NIỆM CHUNG VỀ TÍN HIỆU SỐ tục theo thời gian Các tín hiệu tương tự n Tínhiệutươngtự là tín hiệu có giá trị thay đổi liên 62 1. KHÁI NIỆM CHUNG VỀ TÍN HIỆU SỐ • Tín hiệu rời rạc tín hiệu chỉ xác định trên một tập rời rạc của thời gian (một tập những thời điểm rời rạc). bất kỳ thời điểm xác định nào. • Tín hiệu số là tín hiệu có lượng hữu hạn biên độ rời rạc tại • Thông qua quá trình lượng tử hóa (quantization), các giá
trị mẫu được làm tròn chính xác tới gần nhất tập các biên
độ rời rạc Tín hiệu rời rạc 63 1. KHÁI NIỆM CHUNG VỀ TÍN HIỆU SỐ Hình vẽ mô tả các tín hiệu nhị phân điển hình. n Tín hiệu số có dạng tín hiệu nhị phân (binary signal). Tín hiệu nhị phân điển hình 64 HỆ THỐNG SỐ Hệ đếm:
— Hệ thập phân: {0,1,2,3,4,5,6,7,8,9}, cơ số 10.
— Hệ nhị phân: {0,1}; cơ số 2.
— Hệ bát phân: {0,1,2,3,4,5,6,7}; cơ số 8.
— Hệ thập lục phân: {0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F}; cơ số 16 2 -2 -1 2 1 5 4 -3 3
(101101.101) = 1x 2 + 0 x 2 +1x 2 +1x 2 + 0 x 2 +1x 2 + 0 x 2 +1x 2
= 32 + 0 + 8 + 4 + 0 +1+ 0.5 + 0 + 0.125 = (45.625) 10 2 0 0 2 (2 AB x
2 16 A 1
x16 B x16 2x16 (683) = + + = + 10x16 11x16
+ = )
16 10 65 HỆ THỐNG SỐ QUY ƯỚC:
n Bit có trọng số cao nhất MSB
n Bit có trọng số thấp nhất LSB
n Dấu thập phân ngăn cách là dấu chấm 66 HỆ THỐNG SỐ Hệ cơ số 10 Hệ cơ số 2 Hệ cơ số 8 Hệ cơ số 16 BCD (thập phân) (nhị phân) (bát phân) (Hexa) 00 00000 00 00 0000 0000 01 00001 01 01 0000 0001 02 00010 02 02 0000 0010 03 00011 03 03 0000 0011 04 00100 04 04 0000 0100 05 00101 05 05 0000 0101 06 00110 06 06 0000 0110 07 00111 07 07 0000 0111 08 01000 10 08 0000 1000 09 01001 11 09 0000 1001 10 01010 12 OA 0001 0000 11 01011 13 0001 0001 12 01100 14 OC 0001 0010 13 01101 15 OD 0001 0011 14 01110 16 OE 0001 0100 15 01111 17 OF 0001 0101 16 10000 20 10 0001 0110 17 10001 21 11 0001 0111 18 10010 22 12 0001 1000 19 10011 23 13 0001 1001 67 Các bước chuyển đổi hệ thống số thập phân sang nhị phân:
1. Chia lặp đi lặp lại phần nguyên của số thập phân cho 2.
Sử dụng số dư để thiết lập số nhị phân tương đương.
Quá trình tiếp tục đến khi thương bằng 0. Số dư đầu tiên
là bit có trọng số nhỏ nhất (LSB), số dư cuối là bit có
trọng số lớn nhất (MSB). hoặc 1 xuất hiện phía trái dấu chấm thập phân của tích
vào số nhị phân. Tiếp tục đến khi phần thập phân của
tích bằng 0 VD: (10110)2; (101100)2; (11101.101)2
(255)10; (999)10; (129.125)10 2. Nhân phần thập phân với 2 lặp đi lặp lại. Lấy giá trị 0 68 HỆ THỐNG SỐ Chuyển đổi hệ thập phân sang bát phân (tương tự như cách đổi hệ nhị phân) Chuyển đổi hệ bát phân sang nhị phân: thay thế mỗi bit bằng 3 bit nhị phân tương đương.
VD: (175)10; (247)10; (65.535)10 = ( )8
(3425)8; (3651)8; (.214)8 = ( )10 1. Chia số thập phân cho 8 lấy số dư
2. Phần thập phân nhân với 8 lấy phần nguyên của tích
Chuyển đổi hệ nhị phân sang bát phân: chuyển từng
nhóm 3 bit nhị phân sang một số hệ bát phân 69 HỆ THỐNG SỐ Chuyển đổi hệ thập phân sang hệ hexa:
1. Chia số thập phân cho 16 lấy số dư
2. Phần thập phân nhân với 16 lấy phần nguyên của tích Chuyển đổi hệ nhị phân sang hệ hexa: chuyển từng nhóm 4 bit sang một số của hệ hexa Chuyển đổi hệ hexa sang hệ nhị phân: thay thế mỗi bit bằng 4 bit nhị phân tương đương.
VD: (97)10; (864)10; (0.00125)10 = ( )16 (6B)16; (1F4)16; (256.72)16 = ( )10 = ( )2 70 HỆ THỐNG SỐ Hệ BCD:
n Mỗi bit thập phân được mã hoá dưới dạng nhị phân 4 bit. dạng gói 4 bit. VD: (567)10; (1978)10; (2153.436)10 = ( )BCD (010101100111)BCD; (.011001011001)BCD;
(10010010.00000001)BCD = ( )10 n Mã BCD sử dụng cho các máy tính số xử lý dữ liệu 71 2. CÁC KHỐI LOGIC n Khối OR 72 2. CÁC KHỐI LOGIC n Khối AND 73 2. CÁC KHỐI LOGIC n Khối NOT 74 2. CÁC KHỐI LOGIC n Khối NAND 75 2. CÁC KHỐI LOGIC n Khối NOR 76 2. CÁC KHỐI LOGIC n Khối XOR n Khối XNOR 77 3. BIỂU DIỄN VÀ TỐI THIỂU HÀM LOGIC n Các phép tính cơ bản của đại số logic 78 3. BIỂU DIỄN VÀ TỐI THIỂU HÀM LOGIC 79 -
A A
( B F = — Ví dụ: Hàm (khóa) vẽ tổ hợp các khối logic
+ )
tương ứng và lập bảng chân lý. 80 hình (a). n Ví dụ: Xác định hàm Logic cho mạng tổ hợp cho trên 81 — Ví dụ: Biểu diễn định luật DeMorgan được cho dưới đây X Y X Y
. .X Y + = = X Y
+ 82 Tối thiểu hàm logic — Khái niệm về số hạng nhỏ nhất (minterm) và thừa số lớn nhất (maxterm). — Tích của n biến của một hàm được gọi là số hạng nhỏ nhất,
với n biến có thể có 2n số hạng nhỏ nhất. Ký hiệu là mi .
— Tổng của n biến của một hàm được gọi là thừa số lớn nhất, là bù của số hạng nhỏ nhất. Ký hiệu Mi . — Bảng liệt kê số hạng nhỏ nhất và thừa số lớn nhất 3 biến 83 Tối thiểu hàm logic — Từ bảng chân lý của hàm số logic bất kỳ, có thể thành lập
được hàm F là tổng của các mi (minterm) hoặc là tích của
các Mi (maxterm). F A B C
, ( , ) = + + F A B C M M M M ( ) . . . , , = m m m m
+
7 1 6 3 0 2 4 5 ( A B C A B C A B C A B C
).( ).( ).( ) = + + + + + + + + . . . . . . . . = A B C A B C A B C A B C
+ + + F A B C
, ( , ) (0,2, 4,5) F A B C
, ( , ) (1,3,6,7) i i M= Õ m= å 84 Phương pháp Karnaugh phương pháp biểu đồ là một dạng biến đổi của bảng chân
lý, biểu đồ này cung cấp một phương pháp rất tiện lợi cho
việc mô tả hàm đại số logic dưới dạng SOP (Sum of
product) hay POS (product of sum) n Tối thiểu hàm logic bằng phương pháp Karnaugh là 85 Phương pháp Karnaugh
— Phương pháp đơn giản bằng bảng Karnaugh(K) theo SOP (a) — Chỉ quan tâm tới các ô có giá trị 1
— Gộp các ô có giá trị 1 kề nhau theo nguyên tắc — Số lần lặp lại là ít nhất
— Số ô liền kề là lớn nhất, 2n — Khử các biến có thay đổi trạng thái trong các ô có liên quan — Viết hàm F theo dạng tổng của các ô kết quả 86 Phương pháp Karnaugh — Phương pháp đơn giản bằng bảng Karnaugh(K) theo POS (a) — Chỉ quan tâm tới các ô có giá trị 0
— Gộp các ô có giá trị 0 kề nhau theo nguyên tắc — Số lần lặp lại là ít nhất
— Số ô liền kề là lớn nhất, 2n — Khử các biến có thay đổi trạng thái trong các ô có liên quan — Viết hàm nghịch đảo của F theo dạng tổng của các ô kết quả 87 Phương pháp Karnaugh Ví dụ: tìm hàm logic F có bảng karnaugh 88 n 6.1.1; 6.1.2; 6.1.3; 6.1.4; 6.1.5; 6.1.6;
6.1.7; 6.1.8; 6.1.9; 6.1.10; 6.1.11;
6.1.12; 6.1.13; 6.1.14; 6.1.15; n 6.1.17 - 6.1.36
n 6.1.38 89 Tìm hàm đầu ra của mạch logic 1. 90 Tối giản bằng đại số và vẽ biểu đồ logic cho các
hàm sau:
Y=AB+BC Y=A.B+B.C+A.C.D+A.B.D Y=(A+B+C).(A+B+C).C 2. 91 3. Hàm F có bảng chân lý sau
a) Biểu diễn hàm F ở dạng POS
b) Tối thiểu F và biểu diễn mạch logic 92 Tối thiểu hoá hàm logic sử dụng bảng K F=A.B.C+B.C+A.B.D+B.C.D F(A,B,C,D)= M (1,3,11,14,15)
iÕ
F(A,B,C,D)= m (0,4,5,6,7,12,14)
iå 4. 93BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
CHƯƠNG 6: ĐIỆN TỬ SỐ
HỆ THỐNG SỐ
VÍ DỤ
VÍ DỤ
VÍ DỤ
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
BÀI TẬP
