Bài giảng kỹ thuật vi xử lý - Chương 4

Chia sẻ: Do Xuan | Ngày: | Loại File: PDF | Số trang:102

Thêm vào BST

Báo xấu

1.173
lượt xem 593
download

Bài giảng kỹ thuật vi xử lý - Chương 4

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Mục tiêu và biện pháp thiết kế : Ghép nối các chíp nhớ Eprom và Sram với Bus hệ thống sao cho không xảy ra xung đột: Các chip nhớ bị cấm khi vi xử lý truy cập các cổng I/O. Chỉ có một chip nhớ hoạt động khi vi xử ký truy cập bộ nhớ. Thực hiện một mạch giải mã địa chỉ bộ nhớ dùng các chip giải mã hoặc các cổng logic hoặc kết hợp cả hai...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng kỹ thuật vi xử lý - Chương 4

K thu t Vi x lý i n t -Vi n thông i h c Bách khoa à N ng
Chương 4 4.1 Phân lo i b nh bán d n 4.2 Ho t ng c a các chip EPROM 4.3 Ho t ng c a các chip SRAM 4.4 Bus h th ng c a h vi x lý 8088 4.5 Bài toán thi t k b nh
M c tiêu và bi n pháp thi t k Ghép n i các chip nh EPROM và SRAM v i Bus h th ng sao cho không x y ra xung t: Các chip nh b c m khi vi x lý truy c p các c ng I/O Ch có m t chip nh ho t ng khi vi x lý truy c p b nh Th c hi n m t m ch gi i mã a ch b nh dùng các chip gi i mã ho c các c ng logic ho c k t h p c hai
4.1 Phân lo i b nh bán d n B nh bán d n (Semiconductor memory) SAM RAM (Sequential Access Memory) (Random Access Memory) ROM (Read Only Memory) RWM (Read Write memory) PROM EPROM SRAM DRAM EEPROM Flash ROM
4.2 Các chip EPROM A0 D0 A1 D1 A2 D2 A3 D3 m chân d li u A4 D4 p chân a ch A5 D5 A6 D6 A7 Dm-1 A8 EPROM A p-1 i u khi n c OE PGM Ch n chip CE Vpp Các chân i u khi n
Dung lư ng c a 1 chip nh M t chip nh ư c xem như m t m ng g m n ô nh . M i ô nh lưu tr ư c m-bit d li u Dung lư ng c a chip thư ng ư c bi u di n: nxm Ví d : M t chip có dung lư ng 2Kx8 nghĩa là chip ó có 2048 ô nh và m i ô nh có th lưu tr ư c 1 byte d li u m chính là s chân d li u c a chip log2(n) = p là s chân a ch c a chip
Ho t ng ghi d li u vào EPROM Vi c ghi d li u vào EPROM ư c g i là l p trình cho EPROM ư c th c hi n b ng thi t b chuyên d ng g i là B n p EPROM Chân Vpp ư c c p i n áp tương ng v i t ng lo i chip g i là i n áp l p trình D li u t i các chân d li u s ư c ghi vào m t ô nh xác nh nh các tín hi u ưa vào các chân a ch và m t xung (thư ng g i là xung l p trình) ưa vào chân PGM
Ho t ng c d li u t m t chip EPROM c d li u t 1 ô nh nào ó c a 1 chip EPROM nào ó, B vi x lý c n ph i: Ch n chip ó: 0 -----> CE Áp các tín hi u a ch c a ô nh c n c vào các chân a ch Ap-1 – A0 c: 0 ------ > OE K t qu là m bit d li u c n c xu t hi n các chân d li u Dm-1 – D0
H EPROM thông d ng 27x S hi u c a chip Dung lư ng 2716 2Kx8 2732 4Kx8 2764 8Kx8 27128 16Kx8 27256 32Kx8 27512 64Kx8 B ng 4.1 H EPROM 27x
EPROM 2716 2732 1 24 A7 Vcc 2 23 A6 A8 3 22 Sơ chân A5 A9 4 21 Vpp A11 c a 2716 A4 __ __ 5 20 và 2732 A3 OE OE / Vpp 6 19 A2 A10 __ 7 CE 18 A1 8 17 A0 D7 9 16 D0 D6 10 15 D1 D5 11 14 D2 D4 12 13 GND D3
EPROM 2764 Các chân a ch Các chân d li u Ch n chip i u khi n c
EPROM 2764
L p trình cho 2764 Trư c h t c n ph i xoá • Xoá m t chip t c là làm cho t t c các bit = 1 Xoá m t chip EPROM b ng tia c c tím L p trình b ng cách: • VPP m c m c 12.5V • E và P u m c th p TTL Các bit d li u ưa vào các chân d li u Các bit a ch ưa vào các chân a ch
4.3 Các chip SRAM A0 D0 A1 D1 A2 D2 A3 D3 A4 D4 m chân d li u P chân a ch A5 D5 A6 D6 A7 Dm-1 A8 SRAM A p-1 i u khi n c OE Ch n chip CS i u khi n ghi WE
c d li u t m t chip SRAM c d li u t 1 ô nh nào ó c a 1 chip SRAM nào ó, vi x lý c n ph i: Ch n chip ó: 0 -----------> CS Áp các tín hi u a ch vào Ap-1 – A0 c: 0 ----------- > OE K t qu là m bit d li u c n c xu t hi n các chân d li u Dm-1 – D0
Ghi d li u vào m t chip SRAM ghi m bit d li u vào 1 ô nh nào ó c a 1 chip SRAM nào ó, vi x lý c n ph i: Ch n chip ó: 0 --------> CS Áp các tín hi u a ch vào Ap-1 – A0 Áp m bit d li u c n ghi vào các chân d li u Dm-1 – D0 Ghi: 0 --------- > WE K t qu là các bit d li u các chân d li u s ư c ghi vào ô nh ã ch n
4.4 Bus h th ng c a 8088 Bus a ch 20-bit: g m các ư ng a ch ư c ký hi u t A19 n A0 Bus d li u 8-bit: g m các ư ng d li u ư c ký hi u t D7 n D0 Bus i u khi n g m các ư ng i u khi n riêng l ph c v cho ho t ng truy c p b nh và các c ng I/O, m i ư ng thư ng ư c ký hi u b ng tên c a tín hi u i u khi n Bus h th ng không n i tr c ti p v i các chân c a 8088: thông qua các m ch m, ch t.
80x86 Microprocessors Product 8008 808 808 808 808 8028 80386 80486 Pent. Pent. 0 5 6 8 6 Pro Year Introduced 1972 1974 1976 1978 1979 1982 1985 1989 1992 1995 Technology PMOS NMO NMO NMO NMO NMOS CMOS CMOS BICMO BICMO S S S S S S Clock Rate 0.5- 0.5- 2-3 3-8 5-10 5-8 10- 10- 16-40 16- 66 60- 60- 150 0.8 16? 66+ Number of Pins 18 40 40 40 40 132 168 273 387 Number of 3000 4500 6500 29K 29K 130K 275K 1.2M 3M 5.5M transistors Number of 66 111 113 133 133 instructions Physical Memory 16K 64K 64K 1M 1M 16M 16M4GB 4GB 4GB 64G Virtual Memory none none none none none 1G 64T 64T 64T 64T Internal Data Bus 8 8 8 16 16 16 32 32 64 32 External Data Bus 8 8 8 16 8 16 16,32 32 64 64 Address Bus 8 16 16 20 20 24 24,32 32 32 36 Data Types 8 8 8 8,16 8,16 8,16 8,16,32 8,16,3 8,16,3 8,16,3 2 2 2
8088/8086 Microprocessor DIP 40 pin Data bus • Bus d li u trong :16 bit • Bus d li u ngoài c a 8088: 8 bit dùng AD0-AD7 • Bus d li u ngoài c a 8086:16 bit dùng AD0-AD15 • ALE (Address Latch Enable)
8088/8086 Microprocessor Bus a ch • ALE = 1 • S d ng 74LS373 tách và ch t a ch u vào: AD0-AD7 (8088) ho c AD0-AD15 (8086) và ALE u ra: A0-A7 (8088) ho c A0-A15 (8086)

CÓ THỂ BẠN MUỐN DOWNLOAD