Báo cáo thực tập "Mạch đồng hồ số" - vuson.tk

Chia sẻ: Vu Son | Ngày: | Loại File: DOC | Số trang:19

Thêm vào BST

Báo xấu

951
lượt xem 285
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Flip Flop được cấu tạo từ các cổng logic, có thể nói FF là tổ hợp các cổng logic hoạt động theo một quy luật định trước. FF bao gồm: Chân nhận xung đồng hồ, xung nhịp, xung clock (Ck). Hai ngõ ra dữ liệu (data) là Q và Q. Có 1 hoặc 2 ngõ chức năng quy định hoạt động của FF: S, R, D, J, K.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Báo cáo thực tập "Mạch đồng hồ số" - vuson.tk

Trường Đại Học Bách Khoa Hà Nội Khoa Điện Tử Viễn Thông ====o0o==== TRUNG TÂM THỰC HÀNH ĐIỆN TỬ BÁO CÁO THỰC TẬP MẠCH ĐỒNG HỒ SỐ Giáo viên hướng dẫn : Sinh viên thực hiện : Nguyễn Anh Tuấn 20073168 DT9 Tạ Anh Tú 20073385 DT9 Trần Văn Tiến 20072899 DT9 HÀ NỘI – 9/2010 1
Mục Lục Chương I: CƠ SỞ LÝ THUYẾT LIÊN QUAN................................................................3 I. Flip Flop: .....................................................................................................................3 1.1 Khái niệm:.................................................................................................................3 1.2 Hoạt động của FF: .....................................................................................................3 1.3 Phân loại FF: .............................................................................................................3 II. Hệ chuyển mã: ............................................................................................................4 2.1 Số BCD: ( Binary Code Decimal). .............................................................................4 2.2 Hệ chuyển từ mã nhị phân sang mã BCD:..................................................................4 III. Hệ mã hoá và giải mã: ...............................................................................................5 3.1 Hệ mã hoá: ................................................................................................................5 3.2. Hệ giải mã: ...............................................................................................................6 IV. Hệ tuần tự: ( hệ đếm).................................................................................................8 4.1 Khái niệm:.................................................................................................................8 4.2 Hệ đếm bất kỳ: ..........................................................................................................8 4.3 Ghép các hệ đếm: ......................................................................................................9 Chương II: THIẾT KẾ SƠ ĐỒ MẠCH..........................................................................10 I. Sơ đồ khối:.................................................................................................................10 II. khối tạo xung-IC 7400 (NAND)................................................................................11 III. Khối đếm:................................................................................................................11 IV. Khối giải mã:...........................................................................................................14 V. Khối hiển thị:............................................................................................................17 VI. Mạch đồng hồ số: ....................................................................................................18 6.1 Sơ đồ nguyên lý:......................................................................................................18 6.2 Nguyên lý hoạt động: .............................................................................................. 19 2
Chương I: CƠ SỞ LÝ THUYẾT LIÊN QUAN I. Flip Flop: 1.1 Khái niệm: Flip Flop được cấu tạo từ các cổng logic, có thể nói FF là tổ hợp các cổng logic hoạt động theo một quy luật định trước. FF bao gồm: - Chân nhận xung đồng hồ, xung nhịp, xung clock (Ck). - Hai ngõ ra dữ liệu (data) là Q và Q . - Có 1 hoặc 2 ngõ chức năng quy định hoạt động của FF: S, R, D, J, K. - Ngoài ra FF còn có hai chân: Clr ( clear) và chân Pre ( Preset). Khi tác động vào chân Clr sẽ xoá FF làm Q = 0, Q = 1. Khi tác động vào chân Pre sẽ đặt FF làm Q = 1, Q = 0. 1.2 Hoạt động của FF: S J Q CP _ K Q R JK- FF Khi nhận một xong clock tại chân Ck, FF sẽ thay đổi trạng thái một lần. Trạng thái mới sẽ tuỳ thuộc vào mức logiccủa các chân chức năng, và tuỳ thuộc theo bảng sự thật của mỗi loại FF. 1.3 Phân loại FF: Theo chức năng: có 4 loại: SK- FF, D- FF, T- FF, JK- FF. Theo trạng thái tác động của xung clock: có 5 loại: - FF tác đọng mức 0. - FF tác động mức 1. - FF tác động cạnh lên. - FF tác động cạnh xuống. - FF tác động chủ - tớ. 3
II. Hệ chuyển mã: 2.1 Số BCD: ( Binary Code Decimal). Được tạo nên khi ta mã hoá mỗi đecac của một số thập phân dưới dạng một số nhị phân 4 bit. BCD 18  0001 1000  * Lưu ý: các phép cộng và trừ số BCD được thực hiện giống như số nhị phân. Tuy nhiên nếu phép tính có nhớ thì sau khi được kết quả ta phải hiệu đính bằng cách trừ cho 10(D) hay cộng 6(D). Thông thừờng sau mỗi lệnh cộng hoặc trừ số BCD ta kèm theo lệnh hiệu đính. 2.2 Hệ chuyển từ mã nhị phân sang mã BCD: * Bảng sự thật: Nhị phân BCD X4 X3 X2 X1 Y5 Y4 Y3 Y2 Y1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 . . . . . . . . . 1 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 0 1 4
1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 0 1 III. Hệ mã hoá và giải mã: 3.1 Hệ mã hoá: Mã hoá thập phân thành nhị phân: 0 1 ( LSB) A 2 3 B 4 5 C 6 7 D 8 ( MSB) 9 * Bảng sự thật: 0 1 2 3 4 5 6 7 8 9 D C B A 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 5
0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 * Phương trình logic: D=8+9 C=4+5+6+7 B=2+3+6+7 A=1+3+5+7+9 * Sơ đồ mạch logic: 1 2 3 4 5 6 7 8 9 A B C D 3.2. Hệ giải mã: Xây dựng hệ giải mã cho led 7 đoạn anode chung. 6
a D b C Giải c mã d B led e 7 đoạn. f A g * Bảng sự thật: Input Output D C B A a b c d e f g 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 X X X X X X X 1 0 1 1 X X X X X X X 1 1 0 0 X X X X X X X 1 1 0 1 X X X X X X X 7
1 1 1 0 X X X X X X X 1 1 1 1 X X X X X X X * Phương trình logic: a  DC BA  CA b  C BA  CB A  C ( B  A) c  CB A d  C BA  C B A  CBA  C BA  C ( B  A) e  CB  A f  BA  CB  DCA g  DC B  CBA Thực tế thường sử dụng IC 7447. IV. Hệ tuần tự: ( hệ đếm). 4.1 Khái niệm: Hệ đếm nối tiếp: xung đếm chỉ đưa vào một FF. Hệ đếm song song: xung đếm được đưa vào tất cả các phần tử đếm. Để thành lập một hệ đếm ta sử dụng JK- FF. Nếu có nFF thì thành lập được hệ đếm có dung lượng tối đa là 2n . VD: 2FF thành lập hệ đếm 4. 3FF thành lập hệ dếm 8. 4FF thành lập hệ đếm 16. Hệ đếm: đếm nối tiếp, đếm song song. * Xét hệ đếm nối tiếp 3bit: Q1 Q2 Q3 1 1 1 J Q J Q J Q CP _ CP _ CP _ CK K Q K Q K Q R R R 4.2 Hệ đếm bất kỳ: Gọi: N là số trạng thái của 1 hệ đếm bất kỳ 8
n là số bit đếm. Ta có: 2 n 1  N  2 n . VD: thành lập hệ đếm 6_ đếm lên. Ta có: 22  6  23 => sử dụng 3FF. Q1 Q2 1 1 1 Q3 J Q J Q J Q CP CP CP K QN K QN K QN R R R * Bảng trạng thái: Số Q3 Q2 Q1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 Xoá bit nhớ về 000 1 1 0 4.3 Ghép các hệ đếm: Nếu có hai hệ đếm N & M, ta có thể ghép nối tiếp thành hệ đếm có hung lượng N*M thạng thái. * Nguyên tắc ghép: - Đặt xung clock vào bộ đếm M. - Lấy tín hiệu từ bit có trọng số cao nhất của bộ đếm Mlàm xung clock cho bộ đếm N. VD: Hệ đếm 10 ghép với hệ đếm 6 thành hệ đếm 60. 9
MSB LSB A4 A3 A2 A1 B3 B2 B1 CK CK Đếm 10 Đếm 6 Chương II: THIẾT KẾ SƠ ĐỒ MẠCH I. Sơ đồ khối: Khoái taïo xung Khối đếm Khối giải mã Khối hiển thị Khối tạo Mạch đếm Mạch giải Hiển xung dung giây dùng mã BCD thị led ic7400 IC74LS90 dùng 7 đoạn IC74LS47 Mạch đếm Mạch giải Hiển phút dùng mã BCD thị led IC74LS90 dùng 7 đoạn IC74LS47 Mạch đếm Mạch giải Hiển giờ dùng mã BCD thị led IC74LS90 dùng 7 đoạn IC74LS47 10
* Nhiệm vụ các khối: Khối tạo xung: tạo xung vuông với tần số 1Hz. Khối đếm: là các FF nhận xung dao động để xử lý đưa ra tín hiệu mã hoá BCD. Khối giải mã: giải mã BCD để đưa ra khối hiển thị. Khối hiển thị: hiển thị tín hiệu sau giải mã. II. khối tạo xung-IC 7400 (NAND) Cấu tạo IC7400: *Mạch clock: Xung ra có chu kì tỉ lệ với tích của RC III. Khối đếm: 3.1 IC 74LS90: 3.1.1 Hình dạng: 11
Bốn chân thiết lập: R1 (1), R1 (2), R9 (1), R9 (2). Khi đặt R1 (1) = R1 (2) = H ( ở mức cao) thì bộ đếm được xoá về 0 và các đầu ra ở mức thấp. R9 (1), R9 (2) là chân thiết lập trạng thái cao của đầu ra: QA  QD  1 , QB  QC  0 . NC chân bỏ trống. IC 7490 gồm 2 bộ chia là chia 2 và chia 5: - Bộ chia 2 do Input A điều khiển đầu ra QA . - Bộ chia 5 do Input B điều khiển đầu ra QB , QC , QD . Đầu vào A, B tích cực ở sườn âm. Để tạo thành bộ đếm 10 ta nối đầu ra QA vào chân B để tạo xung kích cho bộ đếm 5. QA , QB , QC , QD là các đầu ra. 3.1.2 Sơ đồ logic và bảng trạng thái: 12
Hình: Sơ đồ cổng logic IC7490 Hình: Bảng trạng thái của IC 7490. 13
Hình: Sơ dồ đầu ra QA , QB , QC , QD . IV. Khối giải mã: 4.1 IC 74LS47: 4.1.1 Đại cương: Mạch giải là mạch có chức năng ngược lại với mạch mã hoá. Mục đích sử dụng phổ biến nhất của mạch giải mã là làm sáng tỏ các đèn để hiển thị kết quả ở dạng chữ số. Do có nhiều loại đèn hiển thị và có nhiều loại mã số khác nhau nên có nhiều mạch giải mã khác nhau. Ví dụ: giải mã 4 đường sang 10 đường, giải mã BCD sang thập phân… IC74LS47 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã BCD sang led 7 đoạn là mạch giải mã phức tạp vì mạch phải cho nhiều ngõ ra lên cao hoặc xuống thấp (tuỳ vào loại đèn led là anod chung hay catod chung) để làm các đèn cần thiết sáng nên các số hoặc ký tự. IC 74LS47 là loại IC tác động ở mức thấp có ngõ ra cực thu để hở và khả năng nhận dòng đủ cao để thúc trực tiếp các đèn led 7 đoạn loại anod chung. 4.1.2 Hình dạng và sơ đồ chân: 14
Chân 1: BCD B Input. Chân 9: 7-Segment e Output. Chân 2: BCD C Input. Chân 10: 7-Segment d Output. Chân 3: Lamp Test. Chân 11: 7-Segment c Output. Chân 4: RB Output. Chân 12: 7-Segment b Output. Chân 5: RB Input. Chân 13: 7-Segment f Output. Chân 6: BCD D Input. Chân 14: 7-Segment g Output. Chân 7: BCD A Input. Chân 15: 7-Segment a Output. Chân 8: GND. Chân 16: Vcc. 4.1.3 Sơ đồ logic và bảng trạng thái: 15
Hình: Bảng trạng thái IC giải mã 74LS47 * Nguyên lý hoạt động: IC 74LS47 là IC tác động mức thấp nên các ngõ ra mức 1 là tắt, mức 0 là sáng, tương ứng với các thanh a, b, c, d, e, f, g của led 7 đoạn loại anode chung, trạng thái ngõ ra cũng tương ứng với các số thập phân (các số từ 10 đến 15 không được dùng tới). Ngõ vào xoá BI được để không hay nối lên mức 1 cho hoạt động giải mã bình thường. Nếu nối lên mức 0 thì các ngõ ra đều tắt bất chấp trạng thái ngõ ra. Ngõ vào RBI được để không hay nối lên mức 1 dùng để xoá số 0 (số o thừa phía sau số thập phân hay số 0 trước số có nghĩa). Khi RBI và các ngõ vào D, C, B, A ở mức 0 nhưng ngõ vào LT ở mức 1 thì các ngõ ra đều tắt và ngõ vào xoá dợn sóng RBO xuống mức thấp. 16
Khi ngõ vào BI/RBO nối lên mức 1 và LT ở mức 0 thì ngõ ra đều sáng. Kết quả là khi mã số nhị phân 4 bit vào có giá trị thập phân từ 0 đến 15 đèn led hiển thị lên các số như ở hình bên dưới. Chú ý là khi mã số nhị phân vào là 1111= 1510 thì đèn led tắt. V. Khối hiển thị: Hiển thị dùng led 7 đoạn loại anode chung do đầu ra của IC 7447 có mức tích cực là mức 0 ( mức thấp). Ở loại anode chung ( anode của đèn được nối lên +5V, đoạn náo sáng ta nối đầu cathode ủa đoạn đó xuống mức thấp thông qua điện trở để hạn dòng. Chân 3, 8: Vcc_được nối lại với nhau. 17
VI. Mạch đồng hồ số: 6.1 Sơ đồ nguyên lý: V+ V+ V+ V+ V+ V+ abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. 74LS47 A3 g 74LS90 A2 f MS1 Q3 A1 e MS2 A0 d MR1 Q2 c MR2 b Q1 a CP1 Q1 CP0 CP2 Q2 CP1 Q0 test RBI RBO 74LS47 A3 g 74LS90 A2 f MS1 Q3 A1 e MS2 A0 d MR1 Q2 c MR2 b Q1 a CP0 CP1 Q0 test RBI RBO 74LS47 74LS90 A3 g MS1 Q3 A2 f MS2 A1 e MR1 Q2 A0 d MR2 c Q1 b CP0 a CP1 Q0 test RBI RBO 74LS47 A3 g 74LS90 A2 f MS1 Q3 A1 e MS2 A0 d MR1 Q2 c MR2 b Q1 a CP0 CP1 Q0 test RBI RBO 74LS47 A3 g 74LS90 A2 f MS1 Q3 A1 e MS2 A0 d MR1 Q2 c MR2 b Q1 a CP0 CP1 Q0 test RBI RBO 74LS47 74LS90 A3 g A2 f MS1 Q3 A1 e MS2 A0 d MR1 Q2 c MR2 b Q1 a CP0 CP1 Q0 test RBI RBO 18
6.2 Nguyên lý hoạt động: Xung kích được tạo ra từ mạch tạo xung và xung này được đưa tới chân 14 của IC 74LS90. Ngõ ra xung của 7490 ở các chân QA , QB , QC , QD được đưa đến ngõ vào của IC giải mã 74LS47. Đối với hai IC đếm giây (IC1 và IC2): xung được cấp cho IC1, IC1 này đếm giá trị của 9 xung ( led hiển thị số 9), sau khi đếm hết giá trị của 9 xung thì cấp cho IC 2 một xung đếm. Khi đó, IC1 đếm về 0 và IC2 đếm lên 1, tức ta có giá trị là 10. Sau đó IC1 tiếp tục đếm từ 0 đến 9 và tiếp tục cấp xung cho IC2 tăng lên 2, 3,… Khi IC1 đếm đếm 9 và IC2 đếm đến 5 chuyển sang 6 ta dùng IC 7408 để reset cả hai IC trở về 0. Lúc này, chân reset sẽ cùng trạng thái với đầu ra cổng AND dùng để reset( mức 1), đầu ra này được nối với chân CP0 của IC đếm phút, một xung được kích và được đếm lên một đơn vị. Đối với IC đếm phút (IC3 và IC4): khi IC3 nhận được xung nó lại đếm như IC đếm giây đến giá trị 59. Vì lấy xung từ IC đếm giây nên khi mạch đếm giây đếm đến 59 thì mạch đếm phút mới nhận được một xung. Khi cả IC đếm giây và đếm phút đều đếm đến giá trị 59 thì tất cả 4 IC cũng được reset về 0, đồng thời mạch đếm phút cấp cho IC5 của IC đếm giờ một xung. Đối với IC đếm giờ (IC5 và IC6): Khi IC5 nhận được một xung thì nó cũng bắt đầu đếm lên. Khi IC5 đếm đến 9 thì cấp xung cho IC6 đếm, khi hai IC đếm giờ đếm đến 23 và tại thời điểm sang 24 là lúc cả hai IC được reset. Vì số nhị phân tương ứng của 2 là Q3Q2Q1Q0 = 0010, của 4 là Q3Q2Q1Q0 = 0100 nên ngõ ra Q1 của IC đếm giờ ( đếm hàng chục) và ngõ ra Q2 của IC đếm giờ (đếm hàng đơn vị) được đưa vào IC7408 để thực hiện reset về 0. Vậy ta có trạng thái tiếp theo sẽ là 00:00:00. 19