intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Cơ sở thông tin số

Chia sẻ: Vũ Lâm | Ngày: | Loại File: PPT | Số trang:27

Thêm vào BST
Báo xấu
119
lượt xem 15
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Phương thức ghép không đồng bộ được thực hiện theo các phân cấp tốc độ số cận đồng bộ (PDH: Plesiosynchronous Digital Hierarchy) từ các cấp tốc độ số từ thứ hai trở lên đối với các hệ thống theo hệ Châu Âu và hệ Mỹ, và từ tốc độ cấp 3 trở lên đối với hệ Nhật Bản

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Cơ sở thông tin số

  1. Cơ sở thông tin số
  2. Nhóm sinh viên thực hiện Nh n uâ T ăn V ạm ế Hu h ị P Th m ạ Ph u ự hị L T n uyễ Ng nh n g Vă n A Thành viên Ph ù Đỗ Thành Đồng
  3. Ghép kênh cận đồng bộ Gh ( PDH : Plesiosynchronous Digital  Hierarchy ) 1. Ghép kênh PDH : P h­¬ thøc ghÐp kh«ng ® ng ång bé ® thùc ­îc hiÖn theo c¸c ph© cÊp tèc ® sè cËn ® n é ång bé (PDH: Plesiosynchronous Digital Hierarchy ) P lesiosynchronous tõ c¸c cÊp tèc ® sè tõ thø hai trë lªn ® víi é èi c¸c hÖ thèng theo hÖ Ch© ¢u vµ hÖ Mü, vµ u tõ tèc ® cÊp 3 trë lªn ® víi hÖ NhËt B¶n. é èi tõ
  4. Ghép kênh cận đồng bộ Ghép 1.1 Các tiêu chuẩn tốc độ bit : Trong ghép kênh cận đồng bộ (PDH), người ta căn chỉnh  pha bằng việc chèn xung. Trong việc đồng bộ hoá bằng chèn xung, thì tốc độ của xung định thời (timing) hơi nhanh hơn tốc độ của xung tín hiệu vào. Khi xung định thời khác nhau 1byte thì xung chèn được chèn vào vị trí thời gian thích hợp. Với nguyên tắc chèn bit để ghép các kênh 64kbit/s . Hiện nay trên thế giới tồn tại ba tiêu chuẩn tốc độ bit. Đó là các tốc độ bit theo tiêu chuẩn Châu Âu, tiêu chuẩn Bắc Mỹ và tiêu chuẩn Nhật Bản.
  5. Các tiêu chuẩn tốc độ bit Các
  6. Ghép kênh cận đồng bộ Gh a. HÖ thè ng ph©n c Êp s è PDH Ch©u ¢u  HÖ thèng ph© cÊp sè cËn ® n ång bé theo tiªu chuÈn Ch© ¢u ® h× thµnh tõ viÖc ghÐp tõng 4 u ­îc nh nh¸nh cÊp thÊp thµnh nhãm cÊp cao h¬ . C¸c cÊp tèc n ® sè hÖ Ch© ¢u ® ký hiÖu lµ H1, H2, H3 vµ H4 é u ­îc hay CEPT1, CEPT2, CEPT3 vµ CEPT4 (CEPT: Conference of Europe on Post and Te lecom- C onference munications - Héi nghÞ Ch© ¢u vÒ B­u chÝnh vµ u ViÔn th«ng). C¸c luång tÝn hiÖu sè t­¬ øng víi c¸c ng cÊp ghÐp nãi trªn cßn ® gäi v¾n t¾t lµ c¸c luång E1, ­îc E2, E3 vµ E4 víi ch÷c¸i E ® lµ viÕt t¾t cña tõ Çu Europe an (Ch© ¢u). ViÖc qui ® u Þnh chÆt chÏ c¸c cÊp E urope ghÐp nh­ thÕ cho phÐp tiªu chuÈn ho¸ thiÕt bÞ vµ phï hîp víi tæ chøc m¹ng viÔn th«ng nhiÒu cÊp cña c¸c n­íc Ch© ¢u. u Ch©
  7. Ghép kênh cận đồng bộ Gh C¸c cÊp ghÐp cña hÖ Ch© ¢u cô thÓ nh­ sau: u C¸c +H1= kªnh l­u l­îng 64kb/s+ kªnh b¸o hiÖu vµ ® 30 2 ång H1= bé. Tèc ® 2,048 Mb/s, gäi trßn lµ luång 2 Mb/s; é bé. +H2= × H1, tèc ® 8,448 Mb/s gäi trßn lµ luång 8 4 H1, é Mb/s; Mb/s; +H3= × H2, tèc ® 34,368 Mb/s gäi trßn lµ luång 34 4 H2, é Mb/s; Mb/s; +H4= × H3, tèc ® 139,264 Mb/s gäi trßn lµ luång 140 4 H3, é Mb/s; Mb/s; Ngoµi bèn cÊp tèc ® sè th«ng th­êng nãi trªn, trong é mét sè tr­êng hîp quy t¾c nh© 4 còng cßn ® më n ­îc réng thùc hiÖn ghÐp 4 nh¸nh H4 thµnh cÊp H5 víi tèc ® 564,992 Mb/s. Thùc tÕ hiÖn nay, cÊp H5 Ýt ® sö é ­îc dông. dông.
  8. Ghép kênh cận đồng bộ Gh b.  HÖ thèng ph©n c Êp s è PDH B¾c Mü p h©n  C¸c cÊp sè cña hÖ B¾c Mü cã ký hiÖu DS1, C¸c DS2, DS3 vµ c¸c cÊp cao h¬ n. DS2, +DS1= kªnh l­u l­îng× 64kb/s, tèc ® 24 é 64kb/s, 1,544Mb/s, gäi trßn lµ luång 1,5 Mb/s; 1,544Mb/s, +DS2= × DS1, tèc ® 6,312 Mb/s, gäi trßn lµ 4 DS1, é luång 6,3 Mb/s; luång +DS3= × DS2, tèc ® 44,736 Mb/s, gäi trßn lµ 7 DS2, é luång 45 Mb/s. luång C¸c luång tÝn hiÖu sè cÊp cao h¬ n÷ ® n a ­îc C¸c h× thµnh tuú chän b»ng c¸ch ghÐp N luång nh DS3. DS3.
  9. Ghép kênh cận đồng bộ Gh c.  HÖ thè ng ph©n cÊp s è PDH NhËt B¶n p h©n  Kh¸c víi c¸c hÖ Mü vµ Ch© ¢u, ghÐp kªnh ® u Õn Kh¸c cÊp 2 cña hÖ NhËt B¶n vÉn lµ ghÐp ® ång bé. MÆc dÇu lµ ghÐp ® ång bé song he ader vÉn ®­ he îc ghÐp thªm vµo tÝn hiÖu ghÐp nh»m t­¬ ng îc thÝch víi c¸c thiÕt bÞ kh¸c hÖ (hÖ Mü), do ® ã cÊp ghÐp thø hai cña hÖ NhËt B¶n còng vÉn cã tèc ® 6,312 Mb/s. tèc é +Tèc ® tÝn hiÖu sè cÊp 3 ® t¹o thµnh tõ Tèc é ­îc viÖc ghÐp 5 luång cÊp 2, tèc ® sè cÊp 3 lµ é 32,064 Mb/s. 32,064 +Tèc ® tÝn hiÖu sè cÊp 4 ® t¹o thµnh tõ 3 Tèc é ­îc luång cÊp 3, tèc ® lµ 97,728 Mb/s, th­êng gäi é trßn lµ luång 100 Mb/s. trßn
  10. Ghép kênh cận đồng bộ Gh 1.2 Kỹ thuật ghép kênh PDH  a. Sơ đồ nguyên lý bộ ghép kênh PDH  hình1
  11. Ghép kênh cận đồng bộ Gh 1.2 Kỹ thuật ghép kênh PDH  b. Sơ đồ khối bộ ghép kênh PDH  hình 2 hình
  12. Ghép kênh cận đồng bộ Gh Mỗi luồng sử dụng riêng một số khối như : Bộ đàn hồi  (M1), khối tách đồng hồ (ĐH), khối so pha và khối điều khiển chèn. Các khối dùng chung gồm có : Khối tạo xung đồng bộ (TXĐB), khối tạo xung (TX) và khối xen bit.  Luồng nhánh được đưa tới bộ nhớ đàn hồi và đưa vào  khối tách đồng hồ để tạo ra tần số điều khiển ghi fG. Cứ mỗi một xung điều khiển ghi tác động vào M1 thì một bit của luồng nhánh được ghi vào một ô nhớ. Các bit đã ghi sẽ được đọc lấy ra theo đồng hồ điều khiển đọc fĐ1 dựa vào nguyên tắc một bit điều khiển đọc tác động vào M1 thì một bit được lấy ra.
  13. Ghép kênh cận đồng bộ Gh Dãy bit đầu ra bộ nhớ đi vào khối ghép. Dãy xung điều Dãy khiển ghi và điều khiển đọc đi tới khối so pha. Căn cứ vào độ lệch pha (lệch thời gian) giữa hai dãy xung này mà đầu ra khối so pha xuất hiện xung dương hay âm. Nhận được xung dương, khối điều khiển chèn phát lệnh chèn dương và nhận được xung âm sẽ phát lệnh chèn âm. Khối ghép xen bit tiến hành chèn xung theo lệnh điều khiển. Ngoài dãy bit của bốn luồng vào còn có xung đồng bộ từ khối tạo xung đồng bộ và các bit báo hiệu (không thể hiện trong hình vẽ) đều được đưa vào khối ghép để ghép xen bit tạo thành luồng ra. Hoạt động ghép xen bit, so pha và hoạt động chèn được giới thiệu trong các phần sau .
  14. Ghép kênh cận đồng bộ Gh Phía thu tiến hành tách kênh theo trình tự ngược lại  với quá trình ghép. Trước tiên tách xung đồng bộ và tách đồng hồ từ dãy bit thu được. Xung đồng bộ làm gốc thời gian tách các bit của các luồng thành phần, xung đồng hồ được sử dụng để điều khiển bộ tạo xung thu. Dãy xung kênh của mỗi luồng được tách riêng biệt và các từ mã tám bit lần lượt được giải mã và dãn trở thành dãy xung lượng tử như phía phát. Bộ lọc thấp khôi phục tín hiệu analog từ dãy xung lượng tử.
  15. Ghép kênh cận đồng bộ Gh c. Phương pháp ghép xen bit c. Ph  hình3
  16. Ghép kênh cận đồng bộ Gh Giả thiết ghép bốn luồng mức 1 thành luồng mức 2.  Trước khi ghép số liệu các luồng, phải ghép một xung hoặc một nhóm xung đồng bộ khung. Sau xung đồng bộ khung là bit thứ nhất của luồng E1#1,#1, bit thứ nhất của luồng E1#2, bit thứ nhất của luồng bit E1#3, bit thứ nhất của luồng E1# 4. Tiếp đó ghép các bit thứ hai của các luồng vào theo trình tự như ghép các bit thứ nhất. Cứ tiếp tục ghép như vậy cho hết các bit của bốn luồng vào trong chu kỳ ghép TGH. Ghép xung đồng bộ khung trước khi ghép tiếp các Ghép bit số liệu của bốn luồng nhánh.
  17. Ghép kênh cận đồng bộ Gh Bộ ghép phải sắp xếp các bit sát lại với nhau và còn  phải hình thành các bit có độ rộng bé hơn để trong một chu kỳ ghép TGH ngoài xung đồng bộ và các bit phụ khác phải chứa hết các bit của bốn luồng nhánh. Vì vậy tốc độ bit luồng ra luôn luôn lớn hơn tốc độ bit tổng của bốn luồng vào. Thời hạn của chu kỳ ghép TGH phụ thuộc vào cấp ghép.
  18. Ghép kênh cận đồng bộ Gh Trong quá trình ghép xen bit có thể xảy ra trường hợp trượt bit. hình4
  19. Ghép kênh cận đồng bộ Gh Nguyên nhân của hiện tượng này là do đồng hồ tách từ luồng vào có  tần số khác với tần số của đồng hồ nội(hình4). Nếu tần số đồng hồ nội tại bé hơn tần số xung định thời chứa trong luồng vào thì một bit trong bộ nhớ đàn hồi được đọc hai lần, nhưng lần sau là đọc khống nên giảm tốc độ bit đầu ra. Ngược lại, nếu tần số đồng hồ nội tại lớn hơn tần số xung định thời chứa trong luồng vào thì một số bit được đọc thêm nên làm tăng tốc độ bit của luồng ra. Tăng thêm hoặc giảm số bit đầu ra bộ nhớ đệm có quan hệ đến trượt. Trong thực tế có hai dạng trượt, đó là trượt điều khiển được và trượt không điều khiển được. Trượt điều khiển được có nghĩa là điều khiển được phạm vi tăng hoặc giảm số bit, chẳng hạn trượt một octet hoặc một khung. Trượt không điều khiển được là do lệch định thời và do đó không điều khiển được phạm vi tăng hoặc giảm số bit. Nếu phạm vi lệch tần số giữa đồng hồ nội tại và tần số luồng bit vào duy trì ở phạm vi 10-9 và tần số lấy mẫu bằng 8 kHz thì trượt có thể xảy ra sau mỗi quãng thời gian là 34 giờ. Tăng thêm dung lượng bộ nhớ đàn hồi sẽ hạn chế trượt không điều khiển được nhờ chuyển thời điểm trượt đến khoảng giữa hai khối số liệu. Biện pháp quan trọng để hạn chế trượt là ổn định tần số bộ tạo xung của các nút trong mạng
  20. Ghép kênh cận đồng bộ Gh d. Kỹ thuật chèn trong PDH d. thu  Khái niệm  Trong trường hợp tần số (nghịch đảo của chu kỳ) đồng Trong hồ nội của bộ ghép nhỏ hơn tần số của luồng nhánh thì một số bit tin bị đánh mất tại đầu ra (do gần trùng thời điểm xuất hiện với xung đọc trước). Vì vậy để bảo toàn thông tin của luồng nhánh, cần tái tạo các bit bị mất này của luồng bit đầu ra bộ ghép và ghép chúng vào một vị trí đã quy định trong khung. Hoạt động như vậy gọi là chèn âm. Trái lại, trong trường hợp tần số đồng hồ nội của bộ Trái ghép lớn hơn tần số luồng nhánh thì một số lần đọc không làm giảm tốc độ bit luồng ra. Để đảm bảo tốc độ bit định mức, cần bổ sung một số bit không mang tin và ghép vào vị trí đã quy định trong khung. Như vậy gọi là
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2