Thiết kế vi mạch VLSI ASIC (P2)

Chương Chương 22:: CôngCông nghệ Chương 22:: CôngCông nghệ Chương

nghệ CMOS CMOS CMOS nghệ CMOS

CấuCấu trúctrúc củacủa pp mosmos vàvà nn mosmos CấuCấu trúctrúc củacủa pp--mosmos vàvà nn--mosmos

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3131 Slide

22..11.. Chuển 22 11 Chuển

Chuển mạchmạch Transistor Chuển mạchmạch Transistor

Transistor MOSMOS Transistor MOSMOS

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3232 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

CổngCổng đảođảo:: CổngCổng đảođảo::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3333 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

logic OROR

song song

song chocho logic

logic ANDAND logic ANDAND

(cid:132)(cid:132) ViếtViết hàmhàm chocho F’F’ ((dùng

phần hầhầ cacno nhómnhóm phần hóhó

CMOS Nguyên tắctắc ghepghep cổngcổng CMOS Nguyên tắctắc ghepghep cổngcổng CMOS Nguyên CMOS Nguyên Nguyên tắctắc mắcmắc song (cid:132)(cid:132) Nguyên Nguyên tắctắc mắcmắc nốinối tiếptiếp chocho logic (cid:132)(cid:132) Nguyên Nguyên tắctắc mắcmắc nốinối tiếptiếp chocho logic Nguyên CMOS thiết kếkế mạchmạch CMOS Nguyên tắctắc thiết Nguyên phần ầầ cacno nhómnhóm phần dùng bìabìa cacno (( (cid:132)(cid:132) ViếtViết hàmhàm chocho FF ((dùng ếế tửtử 11)) ViếtViết hàhà tửtử 00,, hoặc

dùng bìabìa cacno bìbì hh F’F’ ((dùdù hoặc lấylấy đảođảo củacủa F)F)

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3434 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

Thiết kếkế công Thiết Thiết Thiết kếkế công

công ANDAND haihai đầuđầu vàovào công ANDAND haihai đầuđầu vàovào

aa

F = a.b

b

ff

00

11

F = a.b {dùng mạch nối tiếp}

00 00

00 00

00 00

F’ = a’ + b’ {dùng mạch song song}

11

00

11

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3535 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

Thiết kếkế cổng Thiết Thiết Thiết kếkế cổng

cổng ANDAND haihai đầuđầu vàovào cổng ANDAND haihai đầuđầu vàovào

VDD

a

b

F = a.b

b

a

VSS

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3636 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

a

F = a.b F b

b

dựng:: BảngBảng chân

chân lýlý……

CổngCổng NANDNAND 22 đầuđầu vàovào:: CổngCổng NANDNAND 22 đầuđầu vàovào:: (cid:132)(cid:132) XâyXây dựng (cid:132)(cid:132) SơSơ đồđồ mạchmạch:: SơSơ đồđồ mạchmạch::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3737 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

CổngCổng OROR 22 đầuđầu vàovào:: CổngCổng OROR 22 đầuđầu vàovào::

a

F = a + b

b

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3838 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

a

F = a + b

b

chân lýlý……

CổngCổng NORNOR 22 đầuđầu vàovào:: CổngCổng NORNOR 22 đầuđầu vàovào:: dựng:: BảngBảng chân (cid:132)(cid:132) XâyXây dựng (cid:132)(cid:132) SơSơ đồđồ mạchmạch:: SơSơ đồđồ mạchmạch::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 3939 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

thực hiệnhiện hàmhàm logic

logic sausau sửsử

BàiBài tậptập BàiBài tậptập Thiết kếkế mạchmạch thực (cid:132)(cid:132) Thiết dụng dụng phần

ụ gụ g pp

CMOS phần tửtử cơcơ bảnbản CMOS

phần tửtử oror 33 đầuđầu vàovào phần tửtử oror 33 đầuđầu vàovào

FF == aa..bb..cc //// phần phần tửtử andand 33 đầuđầu vàovào cc //// phần FF == aa ++ bb ++ cc //// phần bb FF aa FF == aa..bb..cc ++ a’a’..dd ++ ee

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4040 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

chốt:: MạchMạch chốt MạchMạch chốt chốt::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4141 Slide

22 22 Logic 22..22.. Logic

Logic CMOS CMOS CMOS Logic CMOS

FlipFlip FlopFlop:: FlipFlip--FlopFlop::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4242 Slide

22 22 CôngCông truyền 22..22.. CôngCông truyền

truyền CMOS CMOS CMOS truyền CMOS

truyền:: CôngCông truyền CôngCông truyền truyền::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4343 Slide

22 22 CôngCông truyền 22..22.. CôngCông truyền

truyền CMOS CMOS CMOS truyền CMOS

BộBộ ghépghép kênhkênh CMOS BộBộ ghépghép kênhkênh CMOS

CMOS 22 đầuđầu vàovào:: CMOS 22 đầuđầu vàovào::

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4444 Slide

22 22 CôngCông truyền 22..22.. CôngCông truyền

truyền CMOS CMOS CMOS truyền CMOS

CMOS 22 đầuđầu vàovào:: CMOS 22 đầuđầu vàovào:: phần tửtử cơcơ bảnbản tạotạo rara cáccác khối

logic khối logic

BộBộ ghépghép kênhkênh CMOS BộBộ ghépghép kênhkênh CMOS (cid:132)(cid:132) MUXMUX làlà phần trong thiết trong trong trong thiết

thiết kếkế chocho ASICASIC thiết kếkế chocho ASICASIC

(cid:132)(cid:132) MUXMUX còncòn được

được dùng

dùng đểđể thiết

logic cơcơ bảnbản vàvà cáccác mạchmạch logic logic cơcơ bảnbản vàvà cáccác mạchmạch logic

thiết kếkế rara cáccác phần phần logic.. ((sẽsẽ được logic.. ((sẽsẽ được được chichi được chichi

tửtử logic tửtử logic tiết ởở chương tiết

chương 44))

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4545 Slide

Chương 3: Các ASIC lập trình được Chương 3: Các ASIC lập trình được Chương 3: Các ASIC lập trình được Chương 3: Các ASIC lập trình được

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4646 Slide

LiênLiên kếtkết lậplập trình LiênLiên kếtkết lậplập trình

trình được được được trình được

được cấucấu tạotạo từtừ cáccác phầnphần tửtử được cấucấu tạotạo từtừ cáccác phầnphần tửtử

logic cơcơ bảnbản.. được liênliên kếtkết vớivới nhaunhau mộtmột được liênliên kếtkết vớivới nhaunhau mộtmột diện, tứctức làlà mợimợi tiếptiếp điểmđiểm đềuđều

hảhả

tiftif

ầầ

ASIC/FPGA được ASIC/FPGA ASIC/FPGA được ASIC/FPGA khối logic hoặchoặc cáccác khối khối nàynày được khối nàynày được CácCác khối CácCác khối cáchcách toàntoàn diện, được được liênliên kếtkết vớivới nhaunhau được được liênliên kếtkết vớivới nhaunhau CácCác liênliên kếtkết nàynày sẽsẽ trởtrở nênnên dẫndẫn khikhi khikhi antifuse –– phảnphản cầucầu trình, gọigọi làlà antifuse t ì h được lậplập trình, được ii làlà lậlậ t ì h đđ trìtrì

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4747 Slide

33 11 PhảnPhản cầucầu trìtrì (antifuse) (antifuse) (antifuse) 33..11.. PhảnPhản cầucầu trìtrì (antifuse)

trì, phảnphản cầucầu trìtrì cócó ngược vớivới cầucầu trì, ngược vớivới cầucầu trìtrì phảnphản cầucầu trìtrì cócó đương vớivới mộtmột tương đương tương lớn, lớn,

TráiTrái ngược TráiTrái ngược điệnđiện trởtrở rấtrất mạchmạch hởhở.. mạchmạch hởhở

I=>0

R>>> R>>>

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4848 Slide

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 4949 Slide

33 11 PhảnPhản cầucầu trìtrì (antifuse) (antifuse) (antifuse) 33..11.. PhảnPhản cầucầu trìtrì (antifuse)

trình khoảng trình khoảng

khoảng 55mAmA KhiKhi cócó 11 dòngdòng điệnđiện lậplập trình khoảng 55mAmA KhiKhi cócó 11 dòngdòng điệnđiện lậplập trình chạy qua,qua, phảnphản cầucầu trìtrì sẽsẽ trởtrở lênlên dẫndẫn điệnđiện chạy

I=5mA

R R

Thiết kế vi mạch VLSI -- ASIC Thiết kế vi mạch VLSI FPGA ASIC -- FPGA Thái nguyên 08/2008 Slide 5050 Slide