Slide 1
ET3230 Điện tử tương tự I Bài giảng: Các vấn đề trong mạch khuếch đại tín hiệu nhỏ
Nội dung
– Cấu hình nối tiếp – Cấu hình cascode – Cấu hình Darlington – Cấu hình hồi tiếp – Mạch nguồn dòng – Mạch dòng gương – Khuếch đại vi sai
Slide 2
• 7.2 Ghép giữa các tầng khuếch đại • 7.3 Các cấu hình kết hợp
7.2 Ghép giữa các tầng khuếch đại • Ghép nối nhiều tầng KĐ đơn mắc nối tiếp
nhau để thu được hệ số KĐ cần thiết
– Đảm bảo hệ số KĐ – Dễ phối hợp trở kháng – Méo phi tuyến nhỏ – Đảm bảo dải tần làm việc
• Việc ghép nhiều tầng KĐ cần chú ý
Slide 3
• Thường dùng – Ghép trực tiếp – Ghép dùng tụ điện – Ghép biến áp
7.2 Ghép giữa các tầng khuếch đại
– Ghép trực tiếp giữa đầu ra tầng trước và đầu
vào tầng sau
– Ưu điểm
• Đơn giản • Ít méo phi tuyến • Băng thông rộng • Dễ chế tạo dưới dạng vi mạch
– Nhược điểm
• Cần chú ý ảnh hưởng DC giữa các tầng • Mạch không phối hợp trở kháng
Slide 4
• Ghép trực tiếp
7.2 Ghép giữa các tầng khuếch đại
– Dùng tụ ghép đầu ra tầng trước và đầu vào
tầng sau – Ưu điểm
• Cách ly DC các tầng • Đặc tuyến tần số bằng phẳng trong dải tần số trung bình • Dùng tụ lớn => tránh méo
– Nhược điểm • Cồng kềnh • Hạn chế tần số thấp
– Hay được sử dụng trong thực tế, đặc biệt là ở
các tầng khuếch đại điện áp
Slide 5
• Ghép dùng tụ
7.2 Ghép giữa các tầng khuếch đại
– Thường được dùng nhiều trước kia, hiện nay
ít dùng – Ưu điểm
• Cách ly vào ra • Dễ phối hợp trở kháng
– Nhược điểm
• Dải tần làm việc hẹp • Không tích hợp được • Cồng kềnh, đắt tiền
Slide 6
• Ghép biến áp
7.2 Ghép giữa các tầng khuếch đại
– Thường dùng cùng tụ – Tăng trở kháng vào – Giảm tín hiệu vào – Tạo mức dịch điện áp – Phụ thuộc tần số (khi dùng cùng C)
• Ghép dùng điện trở
– Dùng cho nguồn điện áp cao
Slide 7
• Ghép điện quang
7.3 Các cấu hình kết hợp
Slide 8
• 7.3.1 Cấu hình nối tiếp • 7.3.2 Cấu hình cascode • 7.3.3 Cấu hình Darlington • 7.3.4 Cấu hình hồi tiếp • 7.3.5 Mạch nguồn dòng • 7.3.6 Mạch dòng gương • 7.3.7 Khuếch đại vi sai
7.3.1 Cấu hình nối tiếp
• Đầu ra của tầng KĐ trước là đầu vào của
tầng KĐ tiếp theo
=
A v
A A v v 1 2
• Thu được hệ số KĐ lớn
• Kết hợp các tầng KĐ dùng FET và BJT sẽ
Slide 9
thu được – Trở kháng vào lớn – Hệ số KĐ điện áp lớn
7.3.1 Cấu hình nối tiếp
−
=
Cho mỗi tầng
A v
=
=
Z
rβ
Z
R R C L r e R R 1 2
i
e
o
R r C o
Slide 10
• Dùng BJT
7.3.1 Cấu hình nối tiếp
−
• Dùng FET
(
)
A A v v 1 2
g R m D 1 1
g R m D 2 2
==− A v Z
R=
)( R=
Z
i
o
G 1
D 2
Slide 11
7.3.2 Cấu hình cascode
• Một transistor được mắc nối tiếp phía trên
trực tiếp
1 transistor khác – Ví dụ: 2 transistor mắc CE và CB được nối
• Được sử dụng nhiều trong các ứng dụng
Slide 12
ở tần số cao như – Mạch khuếch đại dải rộng – Mạch khuếch đại chọn lọc tần số
7.3.2 Cấu hình cascode – Ví dụ
• Tầng EC với hệ số KĐ nhỏ, trở kháng vào
Slide 13
lớn để điện dung Miller đầu vào nhỏ
1
1
=
A v 2
R C r e
lớn => Hệ số KĐ tổng lớn
=
A v
A A v v 1 2
R = − C r e
Slide 14
7.3.2 Cấu hình cascode – Thực tế vA = • CE: => Điện dung Miller khá nhỏ, trở kháng vào cao • CB
7.3.3 Cấu hình Darlington
• Hai transistor cùng loại mắc theo cấu hình
Dβ ββ=
1
2
Slide 15
Darlington hoạt động giống như 1 transistor có hệ số KĐ dòng điện rất lớn, thường là vài nghìn lần
7.3.3 Cấu hình Darlington
• Do tính thông dụng của nó, người ta chế
Slide 16
tạo dưới dạng 1 package
7.3.3 Cấu hình Darlington
BE
=
I
B
CC +
− V Rβ
V R B
D E
=
+
≈
β
I
I
(
)1
E
β D
B
I D B
I R=
V E
E
E
=
V
V B
V E
+ BE
Slide 17
• Phân cực 1 chiều
7.3.3 Cấu hình Darlington
Slide 18
• Mạch tương đương AC
7.3.3 Cấu hình Darlington
Rβ
) +
i
( R r B i
D E
=
≈
Z
o
= R r E i
V o I
o
r r i i β β D
D
=
A i
β D
R B + β
R B
=
≈
1
A v
β +
)
V o V i
r i
R D E β R D E
R D E + R = E ( + R E Slide 19
• AC = Z
7.3.4 Cấu hình cặp transistor hồi tiếp
• Tương tự cấu hình Darlington • Hai transistor khác loại, hoạt động giống
như 1 BJT loại npn
Slide 20
• Hệ số KĐ dòng điện tổng rất lớn
7.3.4 Cấu hình cặp transistor hồi tiếp
V
EB 1
=
I
B 1
CC +
− V Rββ
C
R B
1
2
=
I
I
I
C 1
B 1
B 2
≈
I
I
I
C
β= 1 β= 2
2
B 2
E 2
=
+
≈
+
≈
I
I
I
I
I
I
C
C
C
C
E 1
2
C 1
2
2
Slide 21
• DC
+
7.3.4 Cấu hình cặp transistor hồi tiếp
Rββ
i
1
2
C
• AC ≈ Z
( R r B i 1
) r i 1
r i 1
=
≈
Z
o
= R r C i 1
V o I
o
r i 1 β ββ ββ 2 2
1
1
1
I
=
A i
ββ 1 2
R B +
I o I
I I
b 1 I
Z
i
≈ R B
i
= o b 1
=
=
A v
= +
R C +
1
(
)
i V o V i
1 ββ 1 2
R C
ββ 1 2 ββ R 1 2 C
r i 1
r i 1
Slide 22
7.3.5 Mạch nguồn dòng
– cung cấp 1 dòng điện cố định, – Có nội trở trong R = ∞
Slide 23
• Nguồn dòng lý tưởng
7.3.5 Mạch nguồn dòng
S
=
GV = 0 I= I
D
D
SS 10 mA
Slide 24
• Nguồn dòng dùng JFET
7.3.5 Mạch nguồn dòng
=
−
V
(
)
V B
EE
R 1 + R R 2
1
V=
V E
B
V
• Nguồn dòng dùng BJT
)
V E
EE
=
≈
I
I
E
C
− 0.7V ( − − R E
là dòng cố định
CI=>
Slide 25
7.3.5 Mạch nguồn dòng
V
V Z
BE
≈
=
I
I
E
− R E
I
ER
ZV Dòng chỉ phụ thuộc vào (khá ổn định) và mà không phụ thuộc vào nguồn cung cấp
EEV
Slide 26
• Nguồn dòng dùng BJT/diode Zener
• Cung cấp 1 hoặc nhiều dòng bằng 1 dòng xác
định khác
• Sử dụng chủ yếu trong IC vì mạch yêu cầu các
,BEV β
transistor giống nhau ( ) • Chú ý không nhân ra quá nhiều dòng
Slide 27
7.3.6 Mạch dòng gương
=
≈
I
B
I E β
I E β +
1
I
I
x
= + I E
E
I 2 ≈ E β
V
B
E
CC
=
I
x
V− R x
Slide 28
7.3.6 Mạch dòng gương
7.3.6 Mạch dòng gương
I=
I => SSD
Slide 29
• JFET cung cấp 1 SSDI dòng cố định
• Rất thông dụng trong IC • Mạch có: 2 đầu vào, 2 đầu ra, 2 cực emitter nối nhau • 2 transistor có các thông số giống hệt nhau
Slide 30
7.3.7 Khuếch đại vi sai
7.3.7 Khuếch đại vi sai
• Điện áp vào: tùy theo cách đưa tín hiệu vào
đất: chế độ đơn
– Đưa 2 tín hiệu khác nhau vào 2 đầu vào: chế độ
vi sai
– Đưa cùng 1 tín hiệu vào 2 đầu vào: chế độ đồng
pha
mà có các chế độ khác nhau – Đưa tín hiệu vào 1 đầu vào, đầu vào còn lại nối
– Giữa hai cực collector (kiểu đối xứng) – Giữa 1 cực collector và đất (kiểu không đối xứng)
Slide 31
• Điện áp ra có thể lấy
• Nhận xét
– Tín hiệu vào ngược pha: khuếch đại lớn – Tín hiệu vào cùng pha: khuếch đại nhỏ ⇒ khả năng chống nhiễu tốt ⇒ Tỉ số nén đồng pha (CMRR-Common Mode Rejection Ratio) CMRR= Hệ số KĐ vi sai/Hệ số KĐ đồng pha ⇒ CMRR càng lớn chất lượng mạch càng tốt – Với KĐ ngõ ra không cân bằng, Q1, Q2 vẫn có tác dụng trừ các tín hiệu nhiễu đồng pha hay ảnh hưởng của nhiệt độ tác dụng lên hai transistor
• Ứng dụng
– Trong các bộ KĐ thuật toán – Sử dụng trong đo lường – Sử dụng trong KĐ tần số thấp
Slide 32
7.3.7 Khuếch đại vi sai
7.3.7 Khuếch đại vi sai
=− V
0,7V
V E
=− V B
BE
V
)
V E
EE
=
I
E
( − − R E
I
I=
C
C 1
2
I = E 2
− V
= = V C
− V CC
= I R C C
CC
R C
V C 1
2
I E 2
Slide 33
• DC
• Chế độ KĐ xoay chiều ngõ vào đơn
=
A v
V o V i
R = C 2 r e
Slide 34
7.3.7 Khuếch đại vi sai
• Chế độ KĐ xoay chiều ngõ vào vi sai
=
A d
V o V d =
V d
β R = C 2 r i − V V i 2
i 1
1iV
Slide 35
7.3.7 Khuếch đại vi sai
• Chế độ KĐ xoay chiều ngõ vào đồng pha
=
A v
= +
2
Rβ C ( + β
) 1
V o V i
r i
R E
Slide 36
7.3.7 Khuếch đại vi sai
• Dùng nguồn dòng cố định
– Hệ số KĐ đồng pha nhỏ, do tăng
ER
Slide 37
7.3.7 Khuếch đại vi sai
Tóm tắt
– Ghép giữa các tầng khuếch đại – Các cấu hình kết hợp
Slide 38
• Bài học tập trung vào
Bài tập
• Đọc chương 11 (Đáp ứng tần số BJT và
– Chương 12: 1, 6, 11, 12, 15, 19, 21, 24, 26,
30
Slide 39
FET [1]) • Bài tập [1]:
