Bài giảng Kỹ thuật số - Chương 0: Giới thiệu môn học

Chia sẻ: Nguyệt Thượng Vô Phong | Ngày: | Loại File: PDF | Số trang:6

Thêm vào BST

Báo xấu

14
lượt xem 2
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Kỹ thuật số - Chương 0: Giới thiệu môn học. Chương này giới thiệu về nội dung môn học Kỹ thuật số; tài liệu tham khảo; phương pháp đánh giá học tập; kế hoạch học tập dự kiến;... Mời các bạn cùng tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kỹ thuật số - Chương 0: Giới thiệu môn học

ĐẠI HỌC ĐÀ NẴNG TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN TỬ - VIỄN THÔNG Kỹ Thuật Số Huỳnh Việt Thắng Email: thanghv@dut.udn.vn Url : https://sites.google.com/site/hvthangete/ Password 4 unzip: kts@etedut Đà Nẵng, 2013Nẵng, 09/2021 Đà
Nội dung môn học ▪ Chương 1 – Hệ thống số đếm và Mã – Hệ thống số đếm; Hệ đếm nhị phân và Mã; ▪ Chương 2 – Đại số logic (Đại số Boole) – Đại số logic; Hàm logic và các phương pháp biểu diễn; Tối thiểu hóa hàm logic ▪ Chương 3 – Các phần tử logic cơ bản – Mạch tương tự và Mạch số; Cổng logic; Các thông số kỹ thuật cổng logic; Flip-Flop; Bảng đầu vào kích của FF; Chuyển đổi FF ▪ Chương 4: Hệ tổ hợp – Khái niệm chung; Mạch mã hóa & Giải mã; Mạch chọn kênh & Phân kênh; Mạch số học ▪ Chương 5: Hệ tuần tự – Khái niệm chung; Bộ đếm; Thanh ghi dịch chuyển; Bộ nhớ – Mô phỏng mạch số – Finite State Machine (FSM) ▪ Hardware Description Language (HDL) 2
Tài liệu tham khảo ▪ Bài giảng: Kỹ Thuật Số ▪ Download (Password: kts@etedut) ▪ https://sites.google.com/site/hvthangete/teaching/kts ▪ Các tài liệu tham khảo khác về Kỹ Thuật Số – Huỳnh Việt Thắng, Nguyễn Văn Phòng, Huỳnh Thanh Tùng, Phan Trần Đăng Khoa, “Cơ sở Kỹ thuật Số”, ISBN 978-604-67-1645-7, NXB Khoa học & Kỹ thuật, 2020 – Stephen Brown and Zvonko Vranesic, “Fundamentals of Digital Logic with Verilog Design”, 2nd Edition, Mc Graw Hill, 2005 3
Website của môn học ▪ https://sites.google.com/site/hvthangete/teaching/kts ▪ Password để unzip bài giảng: kts@etedut ▪ Email GV: thanghv@dut.udn.vn 4
Đánh giá (Grading Policy) ▪ Theo qui định của Trường ĐHBK – Chuyên cần : 10% – Bài tập : 20% – Giữa kỳ : 20-30% – Cuối kỳ : 30-40% – Thí nghiệm/TH : ?? (sẽ xác nhận lại) ▪ Tùy theo diễn biến của dịch Covid-19, việc học và đánh giá có thể được thực hiện trực tuyến, do đó quy định đánh giá có thể được điều chỉnh để phù hợp với hình thức, trong trường hợp có điều chỉnh sẽ được thông báo trước cho người học. 5
Kế hoạch học tập dự kiến ▪ Tuần 1. Giới thiệu môn học. Hệ thống số đếm và mã ▪ Tuần 2. Đại số logic. Hàm logic và các phương pháp biểu diễn hàm logic ▪ Tuần 3. Tối thiểu hóa hàm logic. ▪ Tuần 4. Cổng logic (1): Phân loại theo chức năng ▪ Tuần 5. Cổng logic (2): Cổng logic họ TTL ▪ Tuần 6. Cổng logic (3): Cổng logic họ CMOS ▪ Tuần 7. Verilog HDL (hướng dẫn thực hành trên ModelSIM tại lớp) ▪ KIỂM TRA GIỮA KỲ ▪ Tuần 8. Flip-Flop ▪ Tuần 9. Hệ tổ hợp (1): Các mạch Mã hóa, Giải mã, MUX và DEMUX ▪ Tuần 10. Hệ tổ hợp (2): Các mạch So sánh, Parity, Số học + Biểu diễn và tính toán với số nguyên có dấu dạng bù 1 và bù 2 ▪ Tuần 11. Hệ tuần tự (1): Giới thiệu, Các mạch đếm nối tiếp ▪ Tuần 12. Hệ tuần tự (2): FSM (bài 1) ▪ Tuần 13. Hệ tuần tự (3): FSM (bài 2) + Biểu diễn FSM bằng Verilog HDL ▪ Tuần 14. Register + Memory ▪ Tuần 15. Memory Organization + Wrap-up ▪ KIỂM TRA CUỐI KỲ. 6