intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Kỹ thuật số: Chương 5 - Võ Duy Công

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:46

Thêm vào BST
Báo xấu
5
lượt xem 1
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Kỹ thuật số Chương 5 Mạch tổ hợp, được biên soạn gồm các nội dung chính sau: Mạch cộng; Mạch so sánh; Mạch giải mã (decoder); Mạch mã hóa (encoder); Mạch dồn kênh (Multiplexer - Mux);... Mời các bạn cùng tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kỹ thuật số: Chương 5 - Võ Duy Công

  1. KỸ THUẬT SỐ Biên soạn: Võ Duy Công Trung tâm Đào tạo Bảo dưỡng Công nghiệp Đại học Bách khoa TpHCM Email: congvd@hcmut.edu.vn 1
  2. MẠCH TỔ HỢP 2
  3. Mạch tổ hợp I. Mạch cộng Mạch cộng bán phần: cộng hai bit nhị nhân A và B, tạo ra 1 bit tổng Σ và một bit nhớ 𝐶 𝑜𝑢𝑡 . Bảng chân trị Sơ đồ khối Sơ đồ mạch A B Σ 𝑪 𝒐𝒖𝒕 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Hàm ngõ ra: 𝐵 ҧ Σ = 𝐴 ⊕ 𝐵 = 𝐴 ത + 𝐴𝐵 𝐶 𝑜𝑢𝑡 = 𝐴𝐵 3
  4. Mạch tổ hợp I. Mạch cộng Mạch cộng toàn phần: cộng hai bit nhị nhân A và B với một bit nhớ 𝐶 𝑖𝑛 , tạo ra 1 bit tổng Σ và một bit nhớ 𝐶 𝑜𝑢𝑡 . Bảng chân trị Sơ đồ khối Sơ đồ mạch 𝐶 𝑖𝑛 A B Σ 𝑪 𝒐𝒖𝒕 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 Hàm ngõ ra: Σ = 𝐴 ⊕ 𝐵 ⊕ 𝐶 𝑖𝑛 1 1 1 1 1 𝐶 𝑜𝑢𝑡 = 𝐴𝐵 + 𝐴 ⊕ 𝐵 𝐶 𝑖𝑛 4
  5. Mạch tổ hợp I. Mạch cộng Mạch cộng song song: Mắc nối tiếp n mạch cộng toàn phần lại với nhau ta được mạch cộng song song n bit thực hiện cộng hai số nhị phân n bit A và B, có một bit nhớ ở ngõ vào 𝐶 𝑖𝑛 , tạo ra số nhị phân n bit và 1 bit nhớ ở ngõ ra 𝐶 𝑜𝑢𝑡 . Sơ đồ kết nối mạch cộng 4 bit Sơ đồ khối 5
  6. Mạch tổ hợp I. Mạch cộng Mạch cộng song song Giới thiệu vi mạch: mạch cộng 4 bit 74LS83 Sơ đồ chân Sơ đồ logic 6
  7. Mạch tổ hợp I. Mạch cộng Mạch cộng song song Kết nối hai mạch cộng 4 bit tạo thành mạch cộng 8 bit 7
  8. Mạch tổ hợp II. Mạch so sánh Mạch so sánh hai số 1 bit Sơ đồ khối Bảng chân trị A B (A >B) (A < B) (A = B) Sơ đồ mạch 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 Các hàm ngõ ra: 𝐴 > 𝐵 = 𝐴. ത 𝐵 𝐴 < 𝐵 = 𝐴𝐵ҧ 𝐴 = 𝐵 = 𝐴ҧ ത + 𝐴𝐵 = 𝐴 ⊕ 𝐵 𝐵 8
  9. Mạch tổ hợp II. Mạch so sánh Mạch so sánh hai số 1 bit có ngõ điều khiển Bảng chân trị A B (A >B)I (A < B)I (A = B)I (A >B)O (A
  10. Mạch tổ hợp II. Mạch so sánh Mạch so sánh hai số 1 bit có ngõ điều khiển Các hàm ngõ ra: 𝐴 > 𝐵 𝑂 = 𝐴 ⊕ 𝐵. 𝐴 < 𝐵 𝐼 . 𝐴 = 𝐵 𝐼 + 𝐴ത 𝐵 𝐴 < 𝐵 𝑂 = 𝐴 ⊕ 𝐵. 𝐴 > 𝐵 𝐼 . 𝐴 = 𝐵 ҧ 𝐼 + 𝐴𝐵 𝐴 = 𝐵 𝑂 = 𝐴 ⊕ 𝐵.(A = B)I 10
  11. Mạch tổ hợp II. Mạch so sánh Mạch so sánh hai số n bit: Kết nối n mạch so sánh hai số số 1 bit để tạo thành mạch so sánh hai số n bit Ví dụ: Mạch so sánh 4 bit: 11
  12. Mạch tổ hợp II. Mạch so sánh Giới thiệu vi mạch 74LS85: Mạch so sánh 2 số 4 bit Sơ đồ chân Sơ đồ chân 12
  13. Mạch tổ hợp II. Mạch so sánh Giới thiệu vi mạch 13
  14. Mạch tổ hợp III. Mạch giải mã (decoder) Ví dụ: mạch giải mã 2 sang 4 Sơ đồ khối Hoạt động: • Nếu 𝑋1 𝑋0 = 00 → 𝑌0 = 1, 𝑌1 = 𝑌2 = 𝑌3 =0 • Nếu 𝑋1 𝑋0 = 01 → 𝑌1 = 1, 𝑌0 = 𝑌2 = 𝑌3 =0 • Nếu 𝑋1 𝑋0 = 10 → 𝑌2 = 1, 𝑌0 = 𝑌1 = 𝑌3 =0 • Nếu 𝑋1 𝑋0 = 11 → 𝑌3 = 1, 𝑌0 = 𝑌1 = 𝑌2 =0 Tổ hợp ngõ vào sẽ quyết định ngõ ra tương ứng được tích cực 14
  15. Mạch tổ hợp III. Mạch giải mã (decoder) Ví dụ: mạch giải mã 2 sang 4 Bảng chân trị X1 X0 Y0 Y1 Y2 Y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 𝑌0 = ത1 ത0 𝑋 𝑋 = 𝑚0 𝑌1 = ത1 𝑋0 𝑋 = 𝑚1 𝑌2 = 𝑋1 ത0 𝑋 = 𝑚2 𝑌3 = 𝑋1 𝑋0 = 𝑚3 15
  16. Mạch tổ hợp III. Mạch giải mã (decoder) Tổng quát: mạch giải mã có n ngõ vào sẽ có 2n ngõ ra, khi tổ hợp nhị phân của n ngõ vào bằng i thì ngõ ra thứ i được tích cực. Ví dụ: mạch giải mã có 3 ngõ vào X2X1X0 sẽ có 8 ngõ ra Y0,Y1,…,Y7 Nếu X2X1X0 = 101(2) = 5 thì Y5 được tích cực Ngõ ra có thể tích cực mức thấp hoặc tích cực mức cao: • Tích cực mức thấp: Bình thường bằng 1, khi được tích cực thì bằng 0. • Tích cực mức cao: Bình thường bằng 0, khi được tích cực thì bằng 1. 16
  17. Mạch tổ hợp III. Mạch giải mã (decoder) Ví dụ: mạch giải mã 2 sang 4 tích cực mức thấp Bảng chân trị Sơ đồ khối X1 X0 ത0 𝑌 ത1 𝑌 ത2 𝑌 ത3 𝑌 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 𝑌0 = 𝑋1 + 𝑋0 = 𝑀0 𝑌1 = 𝑋1 + ത0 𝑋 = 𝑀1 𝑌2 = ത1 + 𝑋 𝑋0 = 𝑀2 𝑌3 = ത1 + 𝑋 ത0 𝑋 = 𝑀3 17
  18. Mạch tổ hợp III. Mạch giải mã (decoder) Ví dụ: mạch giải mã 2 sang 4 tích cực mức thấp, có ngõ vào cho phép tích cực mức thấp Bảng chân trị Sơ đồ khối ഥ 𝑮 X1 X0 ത0 𝑌 ത1 𝑌 ത2 𝑌 ത3 𝑌 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 x x 1 1 1 1 𝑌0 = 𝐺ҧ + 𝑋1 + 𝑋0 𝑌1 = 𝐺ҧ + 𝑋1 + ത0 𝑋 𝑌2 = 𝐺ҧ + ത1 + 𝑋 𝑋0 𝑌3 = 𝐺ҧ + ത1 + 𝑋 ത0 𝑋 18
  19. Mạch tổ hợp III. Mạch giải mã (decoder) 19
  20. Mạch tổ hợp III. Mạch giải mã (decoder) Giới thiệu vi mạch 74LS139: gồm 2 mạch giải mã 2 sang 4, tích cực mức thấp. 74LS139 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
3=>0