intTypePromotion=1

Bài giảng Thiết kế luận lý 1: Chương 3

Chia sẻ: Nguyen Hung | Ngày: | Loại File: PDF | Số trang:48

0
99
lượt xem
11
download

Bài giảng Thiết kế luận lý 1: Chương 3

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp thuộc bộ môn Kỹ thuật máy tính. Bài giảng nhằm giúp người học nắm được biểu thức logic dạng chuẩn SoP, PoS; đơn giản biểu thức dạng chuẩn SoP; sử dụng đại số boolean và bìa karnaugh để đơn giản biểu thức logic và thiết kế mạch tổ hợp, mạch tạo parity và mạch kiểm tra parity;...Mời bạn đọc cùng tham khảo.

Chủ đề:
Lưu

Nội dung Text: Bài giảng Thiết kế luận lý 1: Chương 3

dce<br /> 2012<br /> <br /> Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính<br /> <br /> ©2012, CE Department<br /> <br /> dce<br /> 2012<br /> <br /> Tài li u tham kh o<br /> • “Digital Systems, Principles and Applications”, 8th/5th Edition, R.J. Tocci, Prentice Hall • “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004<br /> <br /> ©2012, CE Department<br /> <br /> 2<br /> <br /> dce<br /> 2012<br /> <br /> Các mạch luận lý tổ hợp<br /> ©2012, CE Department<br /> <br /> dce<br /> 2012<br /> <br /> M c tiêu<br /> • Bi u th c logic d ng chu n SoP, PoS • Đơn gi n bi u th c d ng chu n SoP • S d ng đ i s Boolean và bìa Karnaugh đ gi n bi u th c logic và thi t k m ch t h p • M ch t o parity và m ch ki m tra parity • M ch enable/disable • Các đ c tính cơ b n c a IC s đơn<br /> <br /> ©2012, CE Department<br /> <br /> 4<br /> <br /> dce<br /> 2012<br /> <br /> M ch t h p<br /> • M c logic ngõ xu t ph thu c vi c t h p các m c logic c a ngõ nh p hi n t i. • M ch t h p không có b nh nên giá tr ngõ xu t ph thu c vào giá tr ngõ nh p hi n t i.<br /> <br /> A B C<br /> 2 1<br /> <br /> 2 1 3 2 1 3 2 1 3<br /> <br /> Y<br /> <br /> ©2012, CE Department<br /> <br /> 5<br /> <br />
ADSENSE
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2