K
K thut
thutVi
Vi x
x
Đin t
Đin t-
-Vin thông
Vin thông
Đại hc Bách khoa Đà Nng
Đại hc Bách khoa Đà Nng
Chương
Chương 4
4
4.1
4.1 Phân loi b nh bán dn
Phân loi b nh bán dn
4.2
4.2 Hot động ca các
Hot động ca các chip EPROM
chip EPROM
4.3
4.3 Hot động ca các
Hot động ca các chip SRAM
chip SRAM
4.4 Bus
4.4 Bus h thng ca h
h thng ca hvi
vi x
x 8088
8088
4.5
4.5 Bài toán thiết kế b nh
Bài toán thiết kế b nh
M
Mc tiêu và bin pháp thiết kế
c tiêu và bin pháp thiết kế
Ghép ni các
Ghép ni các chip
chip nh
nhEPROM
EPROM
SRAM
SRAM
vi
viBus
Bus h thng sao cho không xy ra
h thng sao cho không xy ra
xung đột
xung đột:
:
Các
Các chip
chip nh b cm khi
nh b cm khi vi
vi x lý truy cp
x lý truy cp
các cng
các cng I/O
I/O
Ch có mt
Ch có mtchip
chip nh hot động khi
nh hot động khi vi
vi x
x
truy cp b nh
truy cp b nh
Thc hin mt mch gii mã địa ch b
Thc hin mt mch gii mã địa ch b
nh dùng các
nh dùng các chip
chip gii mã hoc các cng
gii mã hoc các cng
logic
logic hoc kết hp c hai
hoc kết hp c hai
4.1
4.1 Phân loi b nh bán dn
Phân loi b nh bán dn
Bnh bán dn
(Semiconductor memory)
SAM
(Sequential Access Memory)
RAM
(Random Access Memory)
ROM (Read Only Memory)RWM (Read Write memory)
PROM EPROM
EEPROM Flash ROM
SRAM DRAM
4.2
4.2 Các
Các chip EPROM
chip EPROM
EPROM
A0
A1
A2
A3
A4
A5
A6
A7
A8
Ap-1
Vpp
D0
D1
D2
D3
D4
D5
D6
D
m-1
CE
OE
PGM
pchân địa ch
Các chân điu khin
m chân d liu
Điu khin đọc
Chnchip