Đồ án tốt nghiệp: Thiết kế, mô phỏng bộ lọc nhiễu tín hiệu điện tim dùng Matlab và chuyển mã VHDL

Xây dựng một bộ lọc trên nền tảng FPGA để lọc nhiễu tín hiệu điện tim ECG nhằm đem lại tín hiệu xác thực nhằm hỗ trợ tốt hơn cho việc khám chữa bệnh. Trong đó, FPGA được xem như là phần cứng với chức năng thực thi bộ lọc nhiễu cho tín hiệu điện tim, còn Matlab đựӧc sử dụng như một công cụ để thiết kế và mô phỏng bộ lọc nhằm đánh giá khả năng thực hiện trong thực tế.