intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Kỹ thuật vi xử lý - Chương 4

Chia sẻ: Nguyen Nhi | Ngày: | Loại File: PDF | Số trang:0

Thêm vào BST
Báo xấu
139
lượt xem 35
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Ghép 8088 với bộ nhớ và tổ chức vào ra dữ liệu 1. Giới thiệu tín hiệu chân của 8088 và các mạch phụ trợ a. Bảy nhóm tín hiệu IO/M (S1) DT/R (S2) RD WR (LOCK) DEN (S0) SS0 READY HOLD (RQ, GT0) HLDA (RQ, GT1) INTA (QS1) ALE (QS0) NMI INTR RESET MN/MX TEST CLK Vcc GND GND AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Kỹ thuật vi xử lý - Chương 4

  1. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp Ch−¬ng 4 GhÐp 8088 víi bé nhí vµ tæ chøc vµo ra d÷ liÖu 1. Giíi thiÖu tÝn hiÖu ch©n cña 8088 vµ c¸c m¹ch phô trî a. B¶y nhãm tÝn hiÖu IO/M (S1) AD0 DT/R (S2) AD1 tÝn hiÖu ®iÒu 8 ®−êng dån RD AD2 khiÓn hÖ kªnh cña bus WR (LOCK) AD3 thèng A/D phÇn DEN (S0) AD4 thÊp SS0 AD5 READY AD6 HOLD (RQ, GT0) AD7 tÝn hiÖu ®iÒu HLDA (RQ, GT1) A8 khiÓn bus INTA (QS1) A9 ALE (QS0) A10 8 ®−êng dån NMI A11 kªnh cña bus tÝn hiÖu ®iÒu INTR A12 A phÇn cao khiÓn CPU RESET A13 MN/MX A14 TEST A15 4 ®−êng dån CLK A16/S3 tÝn hiÖu ®ång kªnh cña bus Vcc A17/S4 hå (clock) vµ A/C phÇn GND A18/S5 nguån cao GND A19/S6 H×nh vÏ: C¸c tÝn hiÖu cña 8088 ë chÕ ®é Min (vµ Max) S6=0 liªn tôc, S5 ph¶n ¸nh cê IF. S4 S3 Truy nhËp ®Õn c¸c ®o¹n S3, S4 cïng phèi hîp ®Ó chØ ra viÖc 0 0 §o¹n d÷ liÖu phô (ES:) 0 1 §o¹n ng¨n xÕp (SS:) truy nhËp c¸c thanh ghi ®o¹n 1 0 §o¹n m· hoÆc kh«ng ®o¹n nµo 1 1 §o¹n d÷ liÖu B¶ng C¸c bit tr¹ng th¸i vµ viÖc truy nhËp ®Õn c¸c thanh ghi ®o¹n (H×nh vÏ: §ãng vá DIP 40 ch©n cña 8088/86) AD7 - AD0 [I/O]: C¸c ch©n dån kªnh cho tÝn hiÖu phÇn thÊp cña bus ®Þa chØ vµ d÷ liÖu. Khi xung ALE=0 b¸o cho m¹ch ngoµi biÕt trªn ®−êng ®ã (c¸c ch©n) cã tÝn hiÖu d÷ liÖu (ALE: Address Latch Enable). Khi xung ALE=1 b¸o cho m¹ch ngoµi biÕt trªn ®−êng ®ã (c¸c ch©n) cã tÝn hiÖu ®Þa chØ. C¸c ch©n nµy ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nhËn treo (Hold). A15-A8 [O]: Lµ c¸c bit phÇn cao cña bus ®Þa chØ. C¸c ch©n nµy ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nh¹n treo. A16/S3, S17/S4, A18/S5, A19/S6 [O]: Lµ c¸c ch©n dån kªnh cña ®Þa chØ phÇn cao cña tÝn hiÖu tr¹ng th¸i. (A: Address, S: Status). Khi ALE=0: T¹i c¸c ch©n nµy lµ tÝn hiÖu tr¹ng th¸i: S6-S3. Khi ALE=1: T¹i c¸c ch©n nµy lµ tÝn hiÖu ®Þa chØ. C¸c ch©n nµy ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nhËn treo. RD [O]: TÝn hiÖu ®iÒu khiÓn ®äc ("Xung cho phÐp ®äc"). Khi RD=0 th× bus d÷ liÖu s½n sµng nhËn d÷ liÖu tõ bé nhí hoÆc thiÕt bÞ ngo¹i vi. Ch©n RD ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nhËn treo. 48 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  2. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp READY [I]: TÝn hiÖu b¸o cho CPU biÕt tÝnh tr¹ng (tr¹ng th¸i) s½n sµng cña thiÕt bÞ ngo¹i vi hoÆc cña bé nhí. Khi READY=1 CPU thùc hiÖn ghi/®äc mµ kh«ng cÇn xen thªm c¸c chu kú ®îi. Ng−îc l¹i khi TBNV hay bé nhí cã tèc ®é chËm chóng cã thÓ ®−a ra tÝn hiÖu READY=0 ®Ó b¸o cho CPU chê. Khi nµy CPU tù kÐo dµi thêi gian thùc hiÖn ghi/®äc b»ng c¸ch xen thªm c¸c chu kú ®îi. INTR [I]: §©y lµ ch©n tiÕp nhËn tÝn hiÖu yªu cÇu ng¾t che ®−îc. Khi cã yªu cÇu ng¾t t¸c ®éng ®Õn ch©n nµy mµ cê cho phÐp ng¾t IF=1 th× CPU kÕt thóc lÖnh ®ang thi hµnh dë (kÕt thóc chu kú lÖnh), sau ®ã nã ®i vµo chu kú chÊp nhËn ng¾t vµ ®−a ra tÝ hiÖu INTA=0 t¹i ch©n INTA (24). TEST [I]: TÝn hiÖu t¹i ch©n nµy ®−îc kiÓm tra b»ng lÖnh WAIT. Khi CPU thùc hiÖn lÖnh WAIT mµ khi ®ã TEST=1 th× CPU sÏ chê cho ®Õn khi TEST=0 th× míi thùc hiÖn lÖnh tiÕp theo. NMI [I]: TÝn hiÖu yªu cÇu ng¾t kh«ng che ®−îc. TÝn hiÖu nµy kh«ng bÞ khèng chÕ bëi cê IF vµ nã sÏ ®−îc CPU nhËn biÕt t¹i d−ên d−¬ng cña xung yªu cÇu ng¾t. NhËn ®−îc yªu cÇu nµy CPU kÕt thóc lÖnh ®ang lµm dë, sau ®ã chuyÓn sang thùc hiÖn ch−¬ng tr×nh con phôc vô ng¾t INT2 (ISR: Interrupt Service Routine). RESET [I]: TÝn hiÖu Reset l¹i 8088 (Trong chõng mùc nµo ®ã cã thÓ coi tÝn hiÖu nµy lµ tÝn hiÖu yªu cÇu ng¾t kh«ng che ®−îc). Khi tÝn hiÖu RESET=1 vµ kÐo dµi Ýt nhÊt 4 chu kú ®ång hå (4 xung clock) th× 8088 bÞ buéc ph¶i khëi ®éng l¹i, nã xo¸ c¸c thanh ghi: DS, ES, SS, IP vµ FR vÒ 0 vµ b¾t ®Çu thùc hiÖu ch−¬ng tr×nh t¹i ®Þa chØ CS:IP =FFFF:0000 (nh− khi khëi ®éng, IF 0 ®Ó cÊm c¸c ng¾t, TF 0 ®Ó 8088 kh«ng bÞ ®Æt trong chÕ ®é ch¹y tõng lÖnh ch¹y suèt). CLK [I]: TÝn hiÖu xung ®ång hå (xung nhÞp). Xung nhÞp cã ®é rçng 77% vµ cung cÊp nhÞp lµm viÖc cho CPU (vµ c¸c m¹ch kh¸c cña hÖ thèng). Vcc [I]: Ch©n nguån. Nguån cung cÊp cho CPU lµ +5V±10%, 340mA. GND [O]: 2 ch©n nguån nèi víi 0V cña nguån nu«i. MN/MX [I]: Ch©n ®iÒu khiÓn ho¹t ®éng cña CPU theo chÕ ®é Min/Max (8088 cã thÓ lµm viÖc ë 2 chÕ ®é kh¸c nhau nªn cã mét sè ch©n tÝn hiÖu phô thuéc vµo chÕ ®é lµm viÖc ®ã). ChÕ ®é MIN (ch©n MN/MX cÇn ®−îc nèi th¼ng vµo +5V mµ kh«ng qua ®iÖn trë) Khi 8088 ë chÕ ®é Min, tÊt c¶ c¸c tÝn hiÖu ®iÒu khiÓn liªn quan ®Õn c¸c thiÕt bÞ ngo¹i vi truyÒn thèng vµ bé nhí gièng nh− trong hÖ 8085, ®Òu cã s½n bªn trong 8088 cho nªn viÖc phèi ghÐp víi c¸c thiÕt bÞ ngo¹i vi vµ bé nhí sÏ rÊt dÔ dµng. V× vËy cã thÓ tËn dông ®−îc c¸c phèi ghÐp ngo¹i vi cã s½n gi¶m gi¸ thµnh hÖ thèng. IO/M [O]: TÝn hiÖu nµy ph©n biÖt t¹i mét thêi ®iÓm cô thÓ nµo ®ã phÇn tö nµo trong c¸c thiÕt bÞ vµo/ra (I/O) hoÆc bé nhí (M: Memory) ®−îc chän ®Ó trao ®æi d÷ liÖu víi CPU. Trªn Address bus lóc ®ã sÏ cã c¸c ®Þa chØ t−¬ng øng thiÕt bÞ. Ch©n nµy ë tr¹ng th¸i trë kh¸ng cao khi CPU chÊp nhËn treo. WR [O]: Xung cho phÐp (gièng nh− RD). Khi CPU ®−a ra tÝn hiÖu WR=0 th× d÷ liÖu ®· æn ®Þnh vµ chóng sÏ ®−îc ghi vµo bé nhí hoÆc thiÕt bÞ vµo/ra t¹i thêi ®iÓm chuyÓn møc WR=1. Ch©n WR sÏ ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nhËn treo. INTA [O]: TÝn hiÖu ®iÒu khiÓn b¸o cho m¹ch bªn ngoµi biÕt CPU ®· chÊp nhËn yªu cÇu ng¾t (INTR). Lóc nµy CPU ®−a ra tÝn hiÖu INTA=0 ®Ó b¸o cho TBNV biÕt nã ®ang chê m¹ch ngoµi ®−a lªn Data bus sè hiÖu ng¾t (kiÓu ng¾t). ALE [O]: Xung cho phÐp chèt ®Þa chØ (Address Latch Enable). Khi ALE=1 cso nghÜa trªn bus dån kªnh A/D lµ ®Þa chØ cña thiÕt bÞ ngo¹i vi hay bé nhí. ALE NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 49
  3. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp kh«ng bao giê bÞ th¶ næi (tr¹ng th¸i trë kh¸ng cao), khi CPU chÊp nhËn treo th× ALE=0. DT/R [O]: TÝn hiÖu ®iÒu khiÓn c¸c ®Öm bus 2 chiÒu cña Data bus ®Ó chän chiÒu vËn chuyÓn d÷ liÖu trªn bus D. Ch©n nµy ë tr¹ng th¸i trë kh¸ng cao khi 8088 chÊp nh¹n treo. DEN [O]: TÝn hiÖu b¸o cho bªn ngoµi biÕt khi nµy trªn bus dån kªnh A/D cã d÷ liÖu æn ®Þnh. Ch©n nµy ë tr¹ng th¸i trë kh¸ng cao kho 8088 chÊp nhËn treo. HOLD [I]: TÝn hiÖu yªu cÇu treo CPU ®Ó m¹ch ngoµi thùc hiÖn trao ®æi d÷ liÖu víi bé nhí b»ng c¸ch truy nhËp trùc tiÕp bé nhí (DMA – Direct Memory Access). Khi HOLD=1, 8088 sÏ tù t¸ch khái hÖ thèng b»ng c¸ch treo c¸c bus A, D, C cña nã (c¸c bus ë tr¹ng th¸i trë kh¸ng cao) ®Ó bé ®iÒu khiÓn DMA lµ DMAC (DMA Controler) cã thÓ lÊy ®−îc quyÒn ®iÒu khiÓn hÖ thèng ®Ó thùc hiÖn c«ng viÖc trao ®æi d÷ liÖu. HLDA [O]: TÝn hiÖu b¸o cho bªn ngoµi biÕt yªu cÇu treo CPU ®· ®−îc CPU chÊp nhËn vµ CPU ®· treo c¸c bus A, D vµ mét sè tÝn hiÖu ®iÒu khiÓn trªn bus C. SS0 [O]: §©y lµ tÝn hiÖu tr¹ng th¸i. TÝn hiÖu nµy gièng nh− S0 trong chÕ ®é Max vµ dïng kÕt hîp víi IO/M, DT/R ®Ó gi¶i m· c¸c chu kú ho¹t ®éng cña bus. IO/M DT/R SS0 Chu kú ®iÒu khiÓn cña bus 0 0 0 §äc m· lÖnh 0 0 1 §äc bé nhí 0 1 0 Ghi bé nhí 0 1 1 Bus rçi (nghØ) 1 0 0 ChÊp nhËn yªu cÇu ng¾t 1 0 1 §äc thiÕt bÞ ngo¹i vi 1 1 0 Ghi thiÕt bÞ ngo¹i vi 1 1 1 Dõng (Halt) B¶ng quan hÖ mét sè tÝn hiÖu ®iÒu khiÓn ChÕ ®é MAX (ch©n MN/MX cÇn ®−îc nèi th¼ng vµo 0V) Khi 8088 lµm viÖc ë chÕ ®é Max, mét sè tÝn hiÖu ®iÒu khiÓn cÇn ®−îc t¹o ra trªn c¬ së c¸c tÝn hiÖu tr¹ng th¸i nhê dïng thªm ë bªn ngoµi mét m¹ch ®iÒu khiÓn bus 8288. ChÕ ®é Max ®−îc sö dông trong hÖ thèng cã mÆt bé ®ång xö lý to¸n häc 8087. S2, S1 vµ S0 [O]: Lµ c¸c tÝn hiÖu tr¹ng th¸i dïng trong chÕ ®é Max ®Ó ghÐp nèi víi m¹ch ®iÒu khiÓn bus 8288. C¸c tÝn hiÖu nµy ®−îc 8288 dïng ®Ó t¹o ra c¸c tÝn hiÖu ®iÓu khiÓn trong c¸c chu kú ho¹t ®éng cña bus. C¸c tÝn hiÖu ®iÒu khiÓn ®ã nh− trong b¶ng sau: S2 S1 S0 Chu kú ®iÒu khiÓn cña bus TÝn hiÖu 0 0 0 ChÊp nhËn yªu cÇu ng¾t INTA 0 0 1 §äc thiÕt bÞ ngo¹i vi IORC 0 1 0 Ghi thiÕt bÞ ngo¹i vi IOWC,AIOWC 0 1 1 Dõng (Halt) Kh«ng 1 0 0 §äc m· lÖnh MRDC 1 0 1 §äc bé nhí MRDC 1 1 0 Ghi bé nhí MWTC, AMWC 1 1 1 Bus rçi (nghØ) Kh«ng 50 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  4. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp RQ/GT0 vµ RQ/GT1 [O]: Lµ c¸c tÝn hiÖu yªu cÇu dïng bus cña c¸c bé vi xö lý kh¸c trong hÖ thèng hoÆc th«ng b¸o chÊp nhËn treo cña CPU ®Ó cho phÐp c¸c bé vi xö lý kh¸c trong hÖ thèng dïng bus. RQ/GT0 cã c¸c møc −u tiªn cao h¬n RQ/GT1. LOCK [O]: TÝn hiÖu do CPU ®−a ra ®Ó cÊm c¸c bé vi xö lý kh¸c trong hÖ thèng dïng bus trong khi nã ®ang thi hµnh lÖnh nµo ®ã ®Æt sau tiÕp ®Çu LOCK. QS0 vµ QS1 [O]: TÝn hiÖu th«ng b¸o tr¹ng th¸i kh¸c nhau cña ®Öm lÖnh (hµng ®îi lÖnh). Trong c¸c hÖ vi xö lý cã mÆt bé ®ång xö lý to¸n häc 8087 th× c¸c tÝn hiÖu nµy dïng ®Ó ®ång bé qu¸ tr×nh ho¹t ®éng cña nã víi 8088. QS1 QS0 Tr¹ng th¸i ®Öm lÖnh 0 0 Kh«ng ho¹t ®éng 0 1 §äc byte m· lÖnh ®Çu tiªn tõ ®Öm lÖnh 1 0 §Öm lÖnh rçng 1 1 §äc byte tiÕp theo tõ ®Öm lÖnh b. Ph©n kªnh ®Ó t¸ch th«ng tin vµ ®Öm bus §Ó gi¶m bít sè ch©n cho c¸c tÝn hiÖu (khã kh¨n vÒ c«ng nghÖ còng nh− khi sö dông) cña CPU, ng−êi ta th−êng thùc hiÖn b»ng c¸ch dån kÖnh nhiÒu tÝn hiÖu trªn mét ch©n cña CPU (vÝ dô nh− 8 ®−êng dån kªnh cña bus A, D phÇn thÊp cña 8088). Khi nhËn ®−îc tÝn hiÖu ë bªn ngoµi, ta ph¶i tiÕn hµnh t¸ch th«ng tin (d÷ liÖu hoÆc ®Þa chØ). ViÖc nµy ®−îc thùc hiÖn b»ng c¸c vi m¹ch chuyªn dung cã chøc n¨ng thÝch hîp (th−êng th× ®ã lµ c¸c m¹ch chèt – latch). §Ó hç trî cho viÖc t¸ch th«ng tin, CPU ®−a ra tÝn hiÖu ALE sao cho khi ALE=1 (møc cao) b¸o cho bªn ngoµi biÕt t¹i c¸c ch©n dån kªnh lµ th«ng tin vÒ ®Þa chØ vµ khi ALE=0 th× t¹i c¸c ch©n ®ã lµ tÝn hiÖu d÷ liÖu. Xung ALE ®−îc dïng ®Ó më c¸c m¹ch chèt vµ t¸ch ®−îc c¸c th«ng tin vÒ ®Þa chØ bÞ dån kªnh. §Ó n©ng cao kh¶ n¨ng t¶i cña c¸c bus (chèng suy gi¶m tÝn hiÖu do ®¶m nhËn nhiÒu viÖc nu«i c¸c m¹ch bªn ngoµi) c¸c tÝn hiÖu vµo/ra CPU ph¶i ®−îc khuÕch ®¹i th«ng qua c¸c m¹ch ®Öm 1 chiÒu hoÆc 2 chiÒu víi c¸c ®Çu ra: th−êng hoÆc 3 tr¹ng th¸i. C¸c m¹ch: 74LS373 chèt, 74LS244 khuÕch ®¹i ®Öm 1 chiÒu, 74LS245 khuÕch ®¹i ®Öm 2 chiÒu. c. M¹ch t¹o xung nhÞp 8284 CSYN Vcc 1 Dï cho 8088 lµm viÖc ë chÕ ®é Max hay chÕ PCLK X1 18 ®é Min th× nã vÉn lu«n cÇn xung nhÞp (xung clock) AEN1 X2 2 tõ m¹ch t¹o xung nhÞp 8284. M¹ch t¹o xung clock RDY1 ASYN 17 ngoµi viÖc cung cÊp xung clock cho 8088, nã cßn READ C 3 cung cÊp xung nhÞp cã tÇn sè thÝch hîp cho toµn hÖ Y EFI 16 vµ nã cßn ®ång bé tÝn hiÖu RESET vµ tÝn hiÖu RDY2 FC 4 READY cña CPU. AEN2 OSC 15 H×nh vÏ:M¹ch 8284 C¸c tÝn hiÖu AEN1,AEN2 (Address ENable) [I]: TÝn hiÖu cho phÐp chän ®Çu vµo t−¬ng øng RDY1, RDY2 lµm tÝn hiÖu b¸o tr¹ng th¸i s½n sµng cña bé nhí hoÆc thiÕt bÞ ngo¹i vi. RDY1, RDy2 (Bus Ready): C¸c tÝn hiÖu nµy cïng víi AEN1, AEN2 dïng ®Ó t¹o ra c¸c chu kú ®îi (Tw) ë CPU. NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 51
  5. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp 74LS244 Control IO/M Bus RD WR A19/S6 ‘LS244 A18/S5 A17/S4 G OC A16/S3 oc1 oc2 A15 A14 Address A13 ‘LS373 Bus A12 A11 A10 A9 A8 CPU 8088 G 74LS373 OC ALE Data ‘LS373 Bus A/D7 A/D6 A/D5 A/D4 A/D3 H×nh vÏ: L−îc ®å m¸y IBM PC/XT ASYNC (Ready Synchronisation Setect) [I]: Chän ®ång bé hai tÇng hoÆc ®ång bé mét tÇng cho tÝn hiÖu RDY1, RDY2. Trong chÕ ®é ®ång bé mét tÇng (ASYNC = 1) tÝn hiÖu RDY cã ¶nh h−ëng tíi c¸c tÝn hiÖu READY tíi tËn s−ên ©m cña xung ®ång hå tiÕp theo. Cßn trong chÕ ®é ®ång bé hai tÇng (ASYNC = 0), tÝn hiÖu RDY chØ cã ¶nh h−ëng ®Õn tÝn hiÖu READY khi cã s−ên xuèng (s−ên ©m) cña xung ®ång hå tiÕp theo. READY [O]: Nèi ®Õn ®Çu vµo READY cña 8088. TÝn hiÖu nµy ®−îc ®ång bé víi c¸c tÝn hiÖu RDY1, RDY2. 52 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  6. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp X1, X2 (Crystal) [I]: Nèi víi 2 ch©n cña th¹ch anh víi tÇn sè fx. Th¹ch anh nµy lµ mét bé phËn cña m¹ch dao ®éng bªn trong 8284 cã nhiÖm vô t¹o xung chuÈn lµm tÝn hiÖu ®ång bé cho toµn bé hÖ thèng. F/C (Frequency/Crystal) [I]: Dïng ®Ó chän nguån tÝn hiÖu chuÈn cho 8284. Khi ch©n nµy ë møc cao th× xung ®ång hå bªn ngoµi sÏ ®−îc dïng lµm xung nhÞp cho 8284, ng−îc lai th× xung ®ång hå cña m¹ch dao ®éng bªn trong sÏ ®−îc chän lµm xung nhÞp. EFI (External Frequency Input) [I]: Lèi vµo cho xung tõ bé dao ®éng ngoµi. CLK [O]: Xung nhÞp, fclk = fx/3, víi ®é rçng 77% nèi ®Õn ch©n CLK cña 8088. PCLK (Peripheral Clock) [O]: Xung nhip fpclk = fx/6, víi ®é rçng 50% dµnh cho thiÐt bÞ ngo¹i vi. OSC (OSC Input) [O]: Xung nhÞp cã tÇn sè fx ®· ®−îc khuÕch ®¹i. RES (Reset Input) [I]: Ch©n khëi ®éng, nèi víi m¹ch RC ®Ó 8284 cã thÓ tù khëi ®éng khi bËt nguån. RESET (Reset Output) [O]: Nèi vµo Reset cña 8088, lµ tÝn hiÖu khëi ®éng l¹i (Reset) cho toµn hÖ thèng. CSYNC (Clock Synchronisation) [O]: Lèi vµo cho xung ®ång bé chung khi trong hÖ thèng cã c¸c 8284 dïng dao ®éng ngoµi tai ch©n EFI. Khi dïng m¹ch dao ®éng trong th× ph¶i nèi ®Êt ch©n nµy. X1 CLK CLK +5 X2 10K 8284 8088 RES RESET RESET K 10µ F/C CSYNC F/C CSYNC Reset hÖ thèng H×nh vÏ: 8284 nèi víi 8088 d. M¹ch ®iÒu khiÓn bus 8288 Vi m¹ch 8288 lµ m¹ch ®iÒu khiÓn bus, nã nhËn mét sè tÝn hiÖu ®iÒu khiÓn tõ CPU (8088) vµ IOB 1 Vcc cung cÊp tÊt c¶ c¸c tÝn hiÖu ®iÒu khiÓn cÇn thiÕt CLK 20 S0 S1 2 S2 cho hÖ vi xö lý khi CPU 8088 lµm viÖc ë chÕ ®é DT/R 19 MCE/PDEN MAX. ALE 3 DEN Trong ®ã cã mét sè tÝn hiÖu mang tªn AEN 18 CEN AEN: Address ENable MRDC 4 INTA CEN: Command ENable AMWC 17 IORC IOB: Input/Output Bus mode MWTC 5 AIOWC MRDC: Memory ReaD Command H×nh vÏ:M¹ch t¹o xung nhÞp 8288 MWTC: Memory WriTe Command AMWC: Advanced MWTC IORC: Input/Output Read Command AIOWC: Advanced IOWC DT/R: Data transmit/Receive NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 53
  7. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp DEN: Data Enable. MCE/PDEN: Master Cascade Enable/Peripheral Data Enable C¸c tÝn hiÖu cña 8288 gåm: S2, S1, S0 [I] (Status): Lµ tÝn hiÖu tr¹ng th¸i lÊy trùc tiÕp tõ CPU. Tuú theo c¸c tÝn hiÖu nµy mµ 8288 sÏ t¹o ra c¸c tÝn hiÖu ®iÒu khiÓn kh¸c nhau t¹i c¸c ch©n ra cña nã ®Ó ®iÒu khiÓn sù ho¹t ®éng cña c¸c thiÕt bÞ nèi víi CPU (B¶ng tÝn hiÖu tr¹ng th¸i Si cña 8088 ë chÕ ®é MAX, bao gåm c¶ vµo vµ ra cña c¸c tÝn hiÖu). CLK [I] (Clock): Nèi víi xung ®ång hå cña hÖ thèng (tõ 8284) vµ dïng ®Ó ®ång bé c¸c xung ®iÒu khiÓn ®i ra tõ m¹ch 8284. ANE [I] (Address Enable): §©y lµ tÝn hiÖu vµo, sau kho¶ng thêi gian trÔ cì 150 ms th× sÏ kÝch ho¹t c¸c tÝn hiÖu ®iÒu khiÓn ®Çu ra cña 8288. CEN [I] (Command Enable): TÝn hiÖu vµo ®Ó cho phÐp ®ea ra tÝn hiÖu DEN vµ c¸c tÝn hiÖu ®iÒu khiÓn kh¸c cña 8288. IOB [I] (Input/Output bus mode): TÝn hiÖu ®Ó ®iÒu khiÓn m¹ch 8284 lµm viÖc ë c¸c chÕ ®é bus kh¸c nhau. o Khi IOB = 1 th× 8288 lµm viÖc ë chÕ ®é bus vµo/ra. o Khi IOB = 0 th× 8288 lµm viÖc ë chÕ ®é bus hÖ thèng. (Nh− trong c¸c m¸y IBM PC)) MRDC [O] (Memory Read Command): Lµ tÝn hiÖu ®iÒu khiÓn ®oc bé nhí, nã sÏ kÝch ho¹t bé nhí ®−a d÷ liÖu ra bus. MWTC, AMWC [O] (Memory Write Command – Advanced MWTC): Lµ c¸c tÝn hiÖu ghi bé nhí hoÆc ghi bé nhí kÐo dµi. Chóng gièng nh− MEMW, nh−ng AMWC ho¹t ®éng sím lªn mét chót ®Ó t¹o ra kh¶ n¨ng cho c¸c bé nhí chËm cã thªm thêi gian. IORC [O] (I/O Read Command): Lµ c¸c tÝn hiÖu ®iÒu khiÓn ®äc thiÕt bÞ ngo¹i vi. Nã kÝch ho¹t c¸c thiÕt bÞ ngo¹i vi ®−îc chän ®Ó c¸c thiÕt bÞ nµy ®−a d÷ liÖu ra bus. IOWC, AIOWC [O] (I/O Write Command, Advanced IOWC): Lµ c¸c tÝn hiÖu ®iÒu khiÓn ghi thiÕt bÞ ngo¹i vi hoÆc ghi thiÕt bi ngo¹i vi kÐo dµi. Chóng lµ c¸c tÝn hiÖu gièng nh− IOW, nh−ng AIOWC ho¹t ®éng sím lªn mét chót ®Ó cho c¸c thiÕt bÞ ngo¹i vi chËm ®−îc kÐo dµi thªm thêi gian ghi. INTA [O] (Interrupt Acknowledge): Lµ ®Çu ra ®Ó th«ng b¸o cho thiÕt bÞ ngo¹i vi biÕt lµ CPU ®· chÊp nhËn yªu cÇu ng¾t (yªu cÇu cña thiÕt bÞ ngo¹i vi). Vµ khi nµy thiÕt bÞ ngo¹i vi ph¶i ®−a sè hiÖu ng¾t ra bus d÷ liÖu ®Ó CPU ®äc lÊy. DT/R [O] (Data Transmit/Receive): Lµ tÝn hiÖu ®Ó ®iÒu khiÓn chiÒu cña d÷ liÖu trong hÖ thèng lµ vµo hay ra so víi CPU. o DT/R = 1: CPU ®äc d÷ liÖu. o DT/R = 0: CPU ghi d÷ liÖu. Trong c¸c m¸y IBM PC th× tÝn hiÖu nµy ®−îc nèi ®Õn ch©n DIR cña m¹ch ®Öm 2 chiÒu 74LS245 ®Ó ®iÒu khiÓn h−íng ®i cña d÷ liÖu. DEN [O] (Data Enable): Lµ tÝn hiÖu ®Ó ®iÒu khiÓn d÷ liÖu trë thµnh bus côc bé hay bus hÖ thèng. Trong c¸c m¸y IBM PC th× tÝn hiÖu nµy ®−îc sö dông cïng víi tÝn hiÖu cña m¹ch ®iÒu khiÓn ng¾t PIC 8259 ®Ó t¹o ra tÝn hiÖu ®iÒu khiÓn cùc G cña m¹ch ®Öm 2 chiÒu 74LS245. MCE/PDEN [O] (Master Cascade Enable/Peripheral Data ENable): §©y lµ tÝn hiÖu dïng ®Ó ®Æt chÕ ®é lµm viÖc cho m¹ch ®iÒu khiÓn ng¾t PIC 8259 ®Ó nã lµm viÖc ë chÕ ®é chñ (Master). ALE [O] (Address Latch Enable): Lµ tÝn hiÖu b¸o cho phÐp chèt ®Þa chØ cã t¹i c¸c ch©n dån kªnh A/D (A/D0 – A/D7), tÝn hiÖu nµy th−êng nèi víi ch©n G cña m¹ch chèt 74LS373 ®Ó ®iÒu khiÓn m¹ch mµy chèt lÊy ®Þa chØ. 54 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  8. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp e. BiÒu ®å thêi gian cña c¸c lÖnh ®äc/ghi Chu kú bus lµ mét chu kú vËn chuyÓn d÷ liÖu hoµn thµnh, ®iÒu nµy cßn phô thuéc vµo sè l−îng c¸c tÝn hiÖu ®iÒu khiÓn (cña CPU ®iÒu khiÓn hay DMAC, ...). Mét chu kú bus th−êng tèn kho¶ng 4 chu kú xung clock. Cô thÓ nh÷ng hiÖn t−îng x¶y ra trong mét chu kú bus (®· ®−îc ®¬n gi¶n ho¸) nh− sau: T1: Trong chu kú nµy tÝn hiÖu ®Þa chØ cña bé nhí hay thiÕt bÞ ngo¹i vi ®−îc ®−a ra c¸c ch©n ®Þa chØ, c¸c ch©n dån kªnh A/D, A/S. C¸c tÝn hiÖu ®iÒu khiÓn nh− ALE, DT/R, IO/M còng ®−îc ®−a ra ®Ó gióp cho viÖc chèt ®Þa chØ nµy (20 bit ®Þa chØ). T2: Trong chu kú nµy, CPU 8088 ®−a ra c¸c tÝn hiÖu ®iÒu khiÓn RD, hoÆc WR, DEN (Data Enable) vµ c¸c tÝn hiÖu d÷ liÖu: D7 – D0 (nÕu lµ lÖnh ghi). TÝn hiÖu DEN th−êng dïng ®Ó më c¸c bé ®Öm cña bus d÷ liÖu (nÕu c¸c m¹ch ®Öm nµy cã mÆt trong hÖ thèng). T¹i cuèi chu kú T2 (vµ gi÷a mçi chu kú Ti c¶ Tw nÕu cã), CPU l©y mÉu tÝn hiÖu READY ®Ó xö lý trong c¸c chu kú tiÕp theo khi nã ph¶i lµm viÖc víi bé nhí hoÆc thiÕt bÞ ngo¹i vi ho¹t ®éng chËm. T3: Trong chu kú T3, CPU dµnh thêi gian cho bé nhí hay thiÕt bÞ ngo¹i vi truy nhËp d÷ liÖu. NÕu lµ chu kú ®äc d÷ liÖu th× t¹i cuèi T3, CPU sÏ lÊy mÉu tÝn hiÖu cña bus d÷ liÖu. NÕu t¹i cuèi chu kú T2 (hoÆc gi÷a mçi chu kú Ti cña Tw) mµ Cpu ph¸t hiÖn ra tÝn hiÖu READY = 0 (do bé nhí hoÆc thiÕt bÞ ngo¹i vi ®−a ®ªn) thf CPU tù xen vµo sau T3 mét vai chu kú T ®Ó t¹o chu kú ®îik Tw (Tw (wait) = n*T) nh»m kÐo dµi thêi gian thùc hiÖn lÖnh, t¹o ®iÒu kiÖn cho bé nhí hoÆc thiÕt bÞ ngo¹i vi chËm cã ®ñ thêi gian hoµn thµnh viÖc ghi/®äc d÷ liÖu. T4: Trong chu kú nµy c¸c tÝn hiÖu ®iÒu khiÓn ®−îc ®−a vÒ tr¹ng th¸i kh«ng tÝch cùc ®Ó chuÈn bÞ cho chu kú bus míi. TÝn hiÖu ®iÒu khiÓn WR trong khi chuyÓn tr¹ng th¸i tõ 0 1 sÏ kÝch ho¹t viÖc ghi d÷ liÖu vµo bé nhí hay thiÕt bÞ ngo¹i vi. Chu kú bus T1 T2 T3 T4 CLK Tw (Chu kú ®îi – Wait) Hight active ALE Address Status Signal A/S Address æn ®Þnh A Address Data ghi A/D T gi÷a w WR Twr Low active DEN Low active H×nh vÏ: C¸c tÝn hiÖu cña 8088 trong mét chu kú ghi (®· ®−îc ®¬n gi¶n ho¸) NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 55
  9. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp Chu kú bus T1 T2 T3 T4 CLK Tw Hight active ALE T trÔ ®Þa chØ Address Status Signal A/S Address æn ®Þnh A A/D RD Trd Low active Low active DEN H×nh vÏ: C¸c tÝn hiÖu cña 8088 trong mét chu kú ®äc (®· ®−îc ®¬n gi¶n ho¸) VÝ dô: XÐt víi CPU 8088 lµm viÖc ë tÇn sè = 5MHz, mçi Ti kÐo dµi 200 ns (nano gi©y). Theo h×nh vÏ chu kú ®äc bé nhí: viÖc truy nhËp bé nhí kÐo dµi trong kho¶ng tõ T1 ®Õn T3 mÊt kho¶ng 600 ns. TtrÔ ®Þa chØ = 110 ns, Tgi÷ R = 30 ns (thêi gian gi÷ cña d÷ liÖu khi ®äc) TtrÔ ®Öm = 40 ns (trÔ khi truyÒn d÷ liÖu qua c¸c m¹ch ®Öm) ==> thêi gian th©m nhËp = 3*T - TtrÔ ®Þa chØ - Tgi÷ R - TtrÔ ®Öm = 420 ns ==> Bé nhí nèi víi 8088/5MHz cÇn cã thêi gian th©m nhËp – 420 ns th× hiÖu qu¶ (8088 kh«ng ph¶i xen thªm c¸c chu kú ®îi). H¬n n÷a, víi CPU 8088 th× TRD (®é réng xung ®äc) = 325 ns, lµ kho¶ng thêi gian ®ñ dµi ®Ó cho bé nhí víi thêi gian th©m nhËp 420 ns. Trong h×nh vÏ chu kú ghi d÷ liÖu: CÇn cã thêi gian gi÷ d÷ liÖu tèi thiÓu Tgi÷ W = 88 ns sau khi WR chuyÓn tõ 0 --> 1. Thùc tÕ thêi gian nµy xÊp xØ b»ng 0 ®èi víi c¸c bé nhí th«ng dông. §é dµi xung ghi ®èi víi 8088/5 MHz lµ TWR = 340 ns còng phï hîp víi c¸c bé nhí cã thêi gian th©m nhËp cì 420 ns. 56 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  10. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp CS cña m¹ch nhí RDY1 AEN1 RDY2 1T 3T 4T 5T 6T 7T 8T QA QB QC QD DE QF QG GH CLK CLK CLR SI READY READY CLK 8088 RD WR INTA READY T1 T2 T3 TW T5 CLK QA QB QC QD H×nh vÏ: M¹ch t¹o 0 – 7 tr¹ng th¸i ®îi vµ biÓu ®å thêi gian 2. Phèi ghÐp 8088 víi bé nhí a. Bé nhí b¸n dÉn C¸c vi m¹ch nhí th−êng dïng víi c¸c hÖ vi xö lý gåm: ROM (Read Only Memory – Bé nhí cè ®Þnh): Bé nhí lo¹i nµy th−êng cã néi dung ®−îc ghi s¨n tõ khi s¶n xuÊt vµ chØ cã thÓ ®äc ra nªn chóng ®−îc gäi lµ bé nhí cè ®Þnh. Lo¹i nµy cßn ®−îc gäi lµ ROM mÆt n¹ v× th«ng tin trong ROM ®−îc ghi th«ng qua mét mÆt n¹. Khi mÊt nguån nu«i cung cÊp cho vi m¹ch th× th«ng tin vÉn cßn (néi dung trong RM kh«ng bÞ mÊt ®i). PROM (Programmable ROM): Lo¹i nµy ra ROM tr¾ng (ch−a ghi th«ngo tin) sau khi s¶n xuÊt. Ng−êi sö dông cã thÓ ghi th«ng tin vµo ROM theo ý m×nh mét lÇn duy nhÊt b»ng m¸y n¹p ROM (m¸y ghi ROM chuyªn dông). EPROM (Erasable ROM): Lo¹i ROM nµy cã thÓ ghi (–lËp tr×nh–) b»ng xung ®iÖn vµ xo¸ b»ng tia cùc tÝm (UV – Untra Violete), tõ mét m¸y n¹p ROM. NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 57
  11. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp EEPROM (Electric EPROM): Gièng nh− EPROM, nh−ng viÖc ghi/xo¸ ROM cã thÓ thùc hiÖn ngay trong m¹ch lµm viÖc mµ kh«ng ®ßi hái ph¶i th«ng qua m¸y n¹p ROM. RAM (Random Access Memory – Bé nhí ghi/®äc): §Æc tr−ng cña lo¹i bé nhí nµy lµ th«ng tin sÏ bÞ mÊt ®i khi mÊt nguån nu«i cÊp cho vi m¹ch. SRAM (Static RAM – RAM tÜnh): Mçi phÇn tö nhí cña lo¹i nµy ®−îc cÊu t¹o tõ m¹ch lËt (flip – flop) nªn cã ®Æc ®iÓm lµ t¸c ®éng nhanh, th«ng tin æn ®Þnh. KÌm theo ®ã lµ tèn nhiÒu transistor cho mét ®¬n vÞ nhí nªn ®¾t tiÒn. Chóng th−êng ®−îc dïng vµo nh÷ng thµnh phÇn nhí quan träng nh− thanh ghi, cache, ... DRAM (Dynamic RAM): Mçi phÇn tö nhí cña lo¹i nµy ®−îc cÊu t¹o tõ mét tô ®iÖn nhá, ®−îc chÕ t¹o b»ng c«ng nghÖ PMOS. Lo¹i nµy cã ®Æc ®iÓm lµ t¸c ®éng chËm, th«ng tin kh«ng æn ®Þnh v× cã sù dß ®iÖn tÝch gi÷a 2 b¶n tô (1: tô ®−îc tÝch ®iÖn, 0: tô kh«ng ®−îc tÝch ®iÖn) nªn cÇn c¸c m¹ch phô trî ®Ó bï l¹i l−îng ®iÖn tÝch bÞ dß – gäi lµ c¸c m¹ch lµm t−¬i. Lo¹i nµy rÎ h¬n SRAM vµ cã thÓ s¶n xuÊt vi m¹ch nhí víi dông l−îng lín. Mét bé nhí (hay mét modul nhí nãi chung) ®−îc cÊu t¹o (t¹o nªn) tõ nhiÒu vi m¹ch nhí ghÐp l¹i. Mçi vi m¹ch nhí th−êng cã cÊu t¹o nh− sau: Am-1 – A0: m bit ®Þa chØ Dn-1 – D0: n bit d÷ liÖu A0 D0 Dung l−îng tÝnh theo bit: A1 D1 m 2 *n (bits). Address Data NÕu n = 8 th× dung l−îng lµ: 2m (bytes) Am-1 Dn-1 WR [I] (WRite): TÝn hiÖu ®iÒu khiÓn ghi, víi ROM WR WE th−êng lµ WE: Write Enale OE RD CS RD [I] (ReaD): TÝn hiÖu ®iÒu khiÓn ®äc, víi ROM CS th−êng lµ OE: Output Enale CS [I] (Chip Select): TÝn hiÖu chän chip, víi ROM th−êng lµ CE: Chip Enale Nhãm tÝn hiÖu ®Þa chØ (Am-1 – A0): Dïng ®Ó chän ra « nhí cô thÓ ®−îc ghi/®äc. C¸c « nhí cã ®é dµi kh¸c nhau tuú tõng lo¹i vi m¹ch nhí, tõng nhµ s¶n xuÊt: 1, 4, 8, ... bit. Sè l−îng c¸c ®−êng d©y ®Þa chØ (m) x¸c ®Þnh dung l−îng cña vi m¹ch nhí. Dung l−îng = 2m (« nhí). NÕu m = 10 th× dung l−îng lµ: 210 = 1 Kilo « nhí (kilo = 1024) NÕu m = 20 th× dung l−îng lµ: 220 = 1 Mega « nhí (kilo = 1024*1024 = 1048576) Nhãm tÝn hiÖu d÷ liÖu (Dn-1 – D0): C¸c ®−êng tÝn hiÖu nµy lµ ®Çu ra ®èi víi vi m¹ch ROM vµ lµ vµo/ra ®èi víi vi m¹ch RAM, còng cã thÓ ®Æt riªng nhãm ®−êng vµo vµ ra cña c¸c tÝn hiÖu nµy, khi nèi vµo bus d÷ liÖu: lµ nèi chung v× c¸c m¹ch nhí th−êng cã ®Çu ra ®÷ liÖu 3 tr¹ng th¸i. Sè ®−êng d÷ liÖu (n) x¸c ®Þnh ®é dµi cña « nhí (ng¨n nhí – tõ nhí). Th−êng ghi râ 1Kx8 hoÆc 16Kx4 hoÆc 1Kx1 TÝn hiÖu chän vi m¹ch: Ng−êi ta th−êng dïng ký hiÖu CS (Chip Select) cho c¸c vi m¹ch RAM vµ CE (Chip Enable) cho c¸c vi m¹ch ROM. TÝn hiÖu nµy dïng ®Ó chän ra (cho phÐp) vi m¹ch nhí nµo trong bé nhí lµm viÖc th× míi tiÕn hµnh ghi/®äc « 58 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  12. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp nhí cña vi m¹ch ®ã. TÝn hiÖu nµy th−êng ®−îc nèi víi ®Çu ra cña m¹ch gi¶i m· ®Þa chØ. Khi mét sè vi m¹ch nhí cã tÝn hiÖu nµy ë tr¹ng th¸i kh«ng tÝch cùc th× bus d÷ liÖu cña nã (Am-1 – A0) bÞ treo (tr¹ng th¸i trë kh¸ng cao). Nhãm tÝn hiÖu ®iÒu khiÓn: C¸c tÝn hiÖu ®iÒu khiÓn ®äc RD vµ WR (OE vµ WE ®èi víi ROM) lu«n ng−îc pha nhau ®Ó cho phÐp d÷ liÖu tõ bus d÷ liÖu ®−îc ®i vµo bi m¹ch hoÆc ng−îc l¹i tõ vi m¹ch nhí ra bus d÷ liÖu. Còng cã nh÷ng RAM chØ cã 1 ®−êng tÝn hiÖu ®iÒu khiÓn cho c¶ ghi vµ ®äc: R/W. Khi nµy: R/W = 1: ®äc, R/W = 1: ghi. Mét ®Æc tr−ng quan träng cña vi m¹ch nhí lµ thêi gian th©m nhËp tac (taccess). Cã thÓ ®Þnh nghÜa r»ng thêi gian th©m nhËp cña mét vi m¹ch nhí lµ kho¶ng thêi gian kÓ tõ khi cã (xung) ®Þa chØ trªn bus ®Þa chØ cho ®Õn khi d÷ liÖu ra æn ®Þnh trªn bus d÷ liÖu. Th«ng sè nµy phô thuéc vµo c«ng nghÖ chÕ t¹o vi m¹ch nhí. Víi c«ng nghÖ l−ìng cùc, cã thÓ s¶n xuÊt c¸c vi m¹ch nhí cã tac = 10 – 30 ns Víi c«ng nghÖ MOS, cã thÓ s¶n xuÊt c¸c vi m¹ch nhí cã tac lín h¬n, cì 150 ns hoÆc h¬n n÷a. Bé nhí EPROM C¸c vi m¹ch EPROM th«ng dông tån t¹i d−íi nhiÒu kiÓu kh¸c nhau. HÖ 27xxx cã mét sè lo¹i sau: 2708 (1Kx8); 27256 (32Kx8); 2732 (2Kx8); 27512 (64Kx8); 2764 (8Kx8); 27128 (16Kx8); Víi tac = 250 – 450 ns tïy tõng lo¹i cô thÓ. VÝ dô: XÐt vi m¹ch nhí EPROM 2716 cã tac = 450 ns. VËy ®Ó ghÐp víi bé vi xö lý 8088 – 5 MHz cÇn cã thªm c¸c chu kú ®îi (Tw). Ng−îc l¹i m¹ch 2716-1 l¹i cã tac = 250 ns nªn kh«ng cÇn cã thªm c¸c chu kú ®îi. Chó ý: Trong chÕ ®é duy tr× c«ng suÊt tiªu thô cña m¹ch gi¶m ®−îc tíi 75% so víi c«ng suÊt tiªu thô khi nã ë chÕ ®é tÝch cùc. Ch©n Vpp Vcc D7– A11-A0 D7-D0 (pins) CE/PGM OE [V] [V] D0 ChÕ ®é (Mode) §äc 0 0 +5 +5 Dout WR OE Duy tr× 1 x +5 +5 HZ CE Xung ghi kÐo RD Ghi 1 +25 +5 Din dµi 50 ns PGM (Vpp) KiÓm tra 0 0 +25 +5 Dout CS ghi CÊm ghi 0 1 +25 +5 HZ Bé nhí EPROM 2716 (2Kx8) x: Don–t care HZ: Tr¹ng th¸i trë kh¸ng cao A10-A0: 11 bit ®Þa chØ D7-D0: 8 bit d÷ liÖu OE (Output Enable): Cho phÐp ®−a d÷ liÖu ra CE/PGM: Chän chip/®iÒu khiÓn ghi Vpp: §iÖn ¸p ghi. Bé nhí SRAM (RAM tÜnh) Bé nhí ®−îc cÊu t¹o tõ c¸c phÇn tö nhí lµ c¸c m¹ch lËt (flip – flop) nªn nã sÏ l−u gi÷ th«ng tin mét c¸ch æn ®Þnh chõng nµo nã cßn ®−îc cÊp ®iÖn (nguån nu«i). C¸c bé nhí SRAM vµ c¸c bé nhí EPROM cã dung l−îng b»ng nhau th−êng cã c¸ch tæ NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 59
  13. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp chøc (bè trÝ) c¸c ch©n gièng nhau ®Ó dÔ dµng thay thÕ cho nhau trong qu¸ tr×nh ph¸t triÓn hÖ thèng. Trong thùc tÕ ®· tån t¹i c¸c m¹ch nhí SRAM víi dung l−îng: 32Kx8 (62256 LP – 10), tac = 100ns, c«ng nghÖ CMOS. SRAM ®−îc chÕ t¹o theo c«ng nghÖ l−ìng cùc (8KB – 128 KB) cã thêi gian trao ®æi d÷ liÖu (th©m nhËp): tac = 15 ns. VÝ dô: XÐt vi m¹ch nhí SRAM TMS 4014 A10-A0 D7-D0 (2Kx8), tac = 250 ns. TSM A10-A0 : 11 bit ®Þa chØ 4014 D7-D0 : 8 bit d÷ liÖu WR OE : Cho phÐp ®äc/cho phÐp ghi. OE/WE CE RD : Chän chip. CS PGM (Vpp) CS Bé nhí DRAM (RAM ®éng) Bé nhí DRAM ®−îc cÊu t¹o tõ c¸c phÇn tö nhí lµ c¸c tô ®iÖn. Nã l−u tr÷ th«ng tin b»ng c¸ch n¹p tô (1) hay kh«ng n¹p (0) ®iªn tÝch trªn tô. V× cã sù dß ®iÖn tÝch trªn 2 b¶n cùc tô ®iÖn mµ th«ng tin l−u tr÷ trong bé nhí lo¹i nµy kh«ng æn ®Þnh. V× vËy DRAM cÇn ®−îc lµm t−¬i (refresh) b»ng c¸ch ghi hay ®äc l¹i DRAM theo chu kú sau mçi qu·ng thêi gian kho¶ng 15,6 µs. C¸c m¹ch nhí SRAM cÇn cã thªm c¸c m¹ch logic phô ®Ó ®¶m b¶o ®iÒu khiÓn viÖc lµm t−¬i nªn viÖc phèi ghÐp nã víi bé vi xö lý lµ rÊt phøc t¹p. Nh−ng DRAM cã −u ®iÓm lµ cã thÓ chÕ t¹o ®−îc mét sè l−îng rÊt lín c¸c phÇn tö nhí trªn mét ®¬n vÞ diÖn tÝch (v× mçi phÇn tö nhí cÇn rÊt Ýt transistor – 1). Vµ v× vËy c¸c vi m¹ch nhí nµy còng cÇn rÊt nhiÒu ch©n ®Þa chØ. §Ó gi¶m bít sè ch©n ®Þa chØ trªn vi m¹ch nhí (®Ó dÔ chÕ t¹o m¹ch in vµ l¾p r¸p) ng−êi ta th−êng chia ®Þa chØ thµnh 2 nhãm lµ ®Þa chØ hµng vµ ®Þa chØ cét vµ dån kªnh chóng trªn c¸c ch©n ®Þa chØ. V× vËy c¸c phÇn tö nhí cña bé nhí ®−îc tæ chøc theo ma trËn mµ mçi « nhí lµ mét phÇn tö cña ma trËn nhí. ViÖc dån kªnh ®Þa chØ trªn c¸c ch©n ®Þa chØ cÇn thªm c¸c tÝn hiÖu b¸o thêi ®iÓm nµo lµ ®Þa chØ hµng vµ thêi ®iÓm nµo lµ ®Þa chØ cét trªn c¸c ch©n ®Þa chØ, c¸c tÝn hiÖu ®ã lµ: RAS (Row Access) : Cho phÐp chèt ®Þa chØ hµng. RAS (Column Access): Cho phÐp chèt ®Þa chØ cét. bªn trong vi m¹ch. A7-A0 D7-D0 RAS TSM CAS 4464 WR OE A7-A0 CE RD CAS RAS C¸c m¹ch nhí DRAM th−êng ®−îc chÕ H×nh vÏ: DRAM TMS 4464 (64Kx8) t¹o víi ®é dµi 1 hoÆc 4 bit trªn mét ng¨n nhí. Thùc tÕ ®· cã c¸c m¹ch nhí 1Mx1, 4Mx1, 16Mx1 vµ chóng ®−îc x©y dùng thµnh c¸c modul nhí kiÓu SIMM (Single Inline Memory Modul) hay SIP (Single Inline Package) dïng trong c¸c m¸y 80268, 80386, ... 60 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  14. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp b. Gi¶i m· ®Þa chØ cho bé nhí Mçi vi m¹ch nhí hay mét modul nhí khi ghÐp víi bé vi xö lý cÇn ph¶i ®−îc bé vi xö lý tham chiÕu tíi mét c¸ch chÝnh x¸c khi thùc hiÖn c¸c thao t¸c ghi/®äc. Cã nghÜa lµ mçi –modul– nhí cÇn ®−îc g¸n cho mét vïng kh«ng gian riªng biÖt cô thÓ (trong kh«ng gian qu¶n lý chung cña bä vi xö lý), cã ®Þa chØ x¸c ®Þnh. ViÖc g¸n ®Þa chØ cô thÓ cho modul nhí ®−îc thùc hiÖn nhê mét xung chän chip tõ m¹ch gi¶i m· ®Þa chØ. ViÖc ph©n chia kh«ng gian tæng thÓ cña bé vi xö lý thµnh c¸c vïng kh¸c nhau dµnh cho c¸c môc ®Ých kh¸c nhau gäi lµ ph©n vïng bé nhí. VÝ dô: Víi 8088 v× cã 20 bit ®Þa chØ (A19 – A0) nªn kh«ng gian tæng thÓ dµnh cho bé nhí lµ 2 = 210*210 = 1 MB (1 byte/ng¨n nhí). Trong kh«ng gian tæng thÓ ®ã: 20 1) Vïng kh«ng gian 1 KB ®Çu, kÓ tõ ®Þa chØ thÊp nhÊt: 00000h – lµ ph¶i ®−îc dµnh cho RAM v× t¹i ®©y ph¶i cã chç dµnh cho b¶ng vector ng¾t gåm 256 (ng¾t)*4 (byte)= 1KB). 2) Vïng nhí cã ®Þa chØ FFFF0h th× nhÊt thiÕt ph¶i ®−îc dµnh cho ROM hoÆc EPROM – chøa ch−¬ng tr×nh khëi ®éng hÖ thèng. V× sau khi bËt nguån, CS sÏ m¹ng gi¸ trÞ FFFF0h (lµ ®Þa chØ khëi ®éng cña CPU). CS0 Address Bé gi¶i m· ®Þa chØ ®Ó t¹o ra xung chän CS1 chip th−êng cã cÊu t¹o nh− h×nh vÏ bªn: Address Decode §Çu vµo bé (m¹ch) gi¶i m· lµ c¸c tÝn Control hiÖu ®Þa chØ vµ c¸c tÝn hiÖu ®iÒu khiÓn kh¸c CSn-1 n÷a (nÕu cÇn thiÕt). C¸c tÝn hiÖu ®Þa chØ gåm c¸c bit ®Þa chØ cã quan hÖ nhÊt ®Þnh víi c¸c H×nh vÏ: S¬ ®å khèi gi¶i m· ®Þa chØ cho tÝn hiÖu chän chip ë ®Çu ra. TÝn hiÖu ®iÒu modul nhí khiÓn th−êng lµ tÝn hiÖu IO/M dïng ®Ó ph©n biÖt ®èi t−îng mµ bé vi xö lý chän lµm viÖc lµ bé nhí hay thiÕt bÞ vµo/ra (I/O device). M¹ch gi¶i m· lµ kh©u g©y ra viÖc trÔ thêi gian tõ bé vi xö lý ®ªn thiÕt bvÞ ngo¹i vi mµ trong khi chän m¹ch nhí/thiÕt bÞ ngo¹i vi ta cÇn tÝnh ®Õn. Tuú theo quy m« (yªu cÇu) cña m¹ch gi¶i m· mµ ë ®Çu ra ta cã thÓ cã nhiÒu tÝn hiÖu chän chip (CS). Gi¶i m· ®Çy ®ñ cho mét modul nhí yªu cÇu ta ph¶i ®−a ®Õn ®Çu vµo cña m¹ch gi¶i m· c¸c tÝn hiÖu ®Þa chØ sao cho tÝn hiÖu ®Çu ra cña nã chØ chän riªng m¹ch nhí ®· ®Þnh tr−íc. Trong tr−êng hîp nµy ta ph¶i dïng tæ hîp ®Çy ®ñ c¶ c¸c ®Çu vµ ®Þa chØ t−¬ng øng ®Ó chän m¹ch nhí. NÕu ta bá bít ®i mét tÝn bit ®Þa chØ nµo ®ã th× ®ã lµ viÖc gi¶i m· thiÕu cho modul nhí, v× xung chän chip ë ®Çu ra m¹ch gi¶i m· ngoµi viÖc chän m¹ch nhí ë vïng ®· ®Þnh sÏ cã thÓ chän ra c¸c m¹ch nhí ë vïng kh¸c n÷a. VËy, viÖc gi¶i m· thiÕu th× cã thÓ tiÕt kiÖm ®−îc linh kiÖn khi x©y dùng m¹ch gi¶i m· nh−ng l¹i kh«ng ®¶m b¶o tÝnh ®¬n trÞ theo ý nghÜa cña viÖc gi¶i m·. Trong thùc tÕ, th«ng th−êng khi thiÕt kÕ m¹ch gi¶i m· ®Þa chØ cho modul nhí ng−êi ta th−êng tÝnh d«i ra mét chót ®Ó dù phßng sù ph¸t triÓn t¨ng thªm dung l−îng cña bé nhí mµ vÉn cã thÓ tËn dông (sö dông) ®−îc m¹ch gi¶i m· s½n cã. X©y dùng m¹ch gi¶i m· b»ng c¸c m¹ch NAND (c¸c m¹ch logic ®¬n gi¶n) B»ng c¸c gates logic kiÓu NAND, ta cã thÓ x©y dùng ®−îc m¹ch gi¶i m· ®Þa chØ ®¬n gi¶n víi sè l−îng tÝn hiÖu chän chip ë ®Çu ra lµ h¹n chÕ. Ta ph¶i ®−a ®Õn ®Çu vµo NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 61
  15. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp cña m¹ch cöa NAND nhiÒu lèi vµo mét tæ hîp thÝch hîp cña c¸c bit ®Þa chØ ®Ó nhËn ®−îc ë ®Çu ra cña nã tÝn hiÖu chän chip cho modul nhí. VÝ dô: Cho modul nhí SRAM cã dung l−îng 32 KB (32Kx8). X©y dùng m¹ch gi¶i m· ®Ó ghÐp modul trªn víi 8088 t¹i ®Þa chØ 08000h. Chó ý: Mét ®Þa chØ b¾t ®Çu cho mét modul nhí cÇn ®¶m b¶o sao cho cã gi¸ trÞ c¸c bit ®Þa chØ ®−a vµo modul nhí ®Ó chän ra « nhí cÇn tham chiÕu ph¶i b»ng 0, chóng sÏ ‘’ch¹y’’ lÇn l−ît tíi 1 ®Ó chän hÕt ®ñ tÊt c¶ c¸c « nhí. Gi¶i: Modul nhí 32 KB cÇn cã 15 bit ®Þa chØ ®Ó chän c¸c « nhí. Kh«ng gian ®Þa chØ cña 8088 gåm 20 bit ®Þa chØ: A19 – A0. Nªn ph¶i sö dông c¸c bit ®Þa chØ thÊp: A14 – A0 ®Ó ®−a vµo modul nhí, cßn l¹i 5 bit ®Þa chØ phÇn cao vµ c¸c tÝn hiÖu ®iÒu khiÓn IO/M sÏ ®i vµo m¹ch gi¶i m·. VËy ta cã s¬ ®å nh− sau: A14 – A0 TriÓn khai ®Þa chØ cña modul nhí ta cã: D7 – D0 0000 1000 0000 0000 0000 = 08000h WR SRAM 0000 1000 0000 0000 0001 = 08001h 32KB RD – 0000 1111 1111 1111 1111 = 0FFFFh PhÇn cè ®Þnh PhÇn thay ®æi A19 – A15 CS C¸c tÝn hiÖu ®iÒu khiÓn vµo IO/M NAND m¹ch NAND nhiÒu ®Çu vµo ph¶i ®ång thêi b»ng 1 th× ®Çu ra CS = 0. VËy ta cã s¬ ®å nh− bªn: A15 A16 CS HoÆc ta cã thÓ sö dông c¸c m¹ch logic ®¬n A17 gi¶n kh¸c ®Ó x©y dùng m¹ch gi¶i m· sau cho cã A18 NAND nhiÒu ®Çu ra CS = 0 nh− sau (trang bªn): A19 IO/M KÕt luËn: §Ó thùc hiÖn m¹ch gi¶i m· NOT kiÓu nµy, cã nhiÒu c¸ch s¾p xÕp c¸c phÇn tö A15 logic (gates) ®Ó ®−a ra ®−îc tÝn hiÖu CS = 0 A16 ë ®Çu ra. Tuy nhiªn ng−êi thiÕt kÕ cÇn ph©n NOR tÝch hµm ®Çu vµo vµ tÝn hiÖu ®Çu ra vµ tèi A17 gi¶n c¸c phÇn tö ®Ó sao cho sè l−îng c¸c A18 CS OR gates logic sö dông trong m¹ch gi¶i m· lµ Ýt A19 nhÊt (tèi −u m¹ch gi¶i m·). VÝ dô, m¹ch gi¶i IO/M NAND m· trªn cã thÓ thay thÕ b»ng m¹ch gi¶i m· bªn: M¹ch nµy còng thùc hiÖn ®óng yªu cÇu A15 nh− m¹ch gi¶i m· trªn, tuy nhiªn tèn nhiÒu NOT A16 phÇn tö gates logic h¬n nªn ch−a tèt. AND A17 Gi¶i thÝch: Trong m¹ch gi¶i m· cho A18 modul nhí nµy, xung chän chip (CS) sÏ cã CS A19 IO/M NAND 62 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  16. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp t¸c ®éng (CS = 0 – tÝch cùc thÊp) khi ta truy xuÊt bé nhí (ghi/®äc) t¹i ®Þa chØ n»m trong ph¹m vi 08000h – 0FFFFh, 5 bit ®Þa chØ phÇn cao (A19 – A15) phèi hîp cïng tÝn hiÖu ®iÒu khiÓn IO/M (= 0 ®Ó chØ ra s½n sµng truy xuÊt bé nhí) ®Ó t¹o ra xung chän chip cho modul nhí. Mçi « nhí cô thÓ trong 32 KB cña modul nhí sÏ do c¸c bit thÊp cßn l¹i (A14 – A0) cña bus ®Þa chØ chän ra. §Ó kiÓm chøng nhanh ®iÒu nµy ta thÊy bit ®Þa chØ A15 ®Ó chän ra vïng nhí 32 KB, bit A16 ®Ó chän ra vïng nhí 64 KB, ... c¸c vïng nhí nµy n»m r¶i r¸c nhau trong kh«ng gian nhí 1 MB. X©y dùng m¹ch gi¶i m· b»ng m¹ch gi¶i m· chuyªn dông 74LS138 Khi ta muèn cã nhiÒu ®Çu ta chän chip (CS) ë ®Çu ra m¹ch gi¶i m· mµ vÉn dïng c¸c m¹ch logic ®¬n gi¶n th× A y0 thiÕt kÕ sÏ trë nªn rÊt cång kÒnh do sè l−îng c¸c gates B y1 t¨ng lªn. Trong tr−êng hîp ®ã ng−êi ta th−êng sö dông C y2 m¹ch gi¶i m· chuyªn dông cã s½n. Mét trong c¸c m¹ch y3 gi¶i m· kiÓu ®ã hay ®−îc sö dông lµ 74LS138. §©y lµ m¹ch gi¶i m· 3 – 8 (vµo 3, ra 8). y4 G2A y5 S¬ ®å khèi cña 74LS138 vµ b¶ng tr¹ng th¸i G2B y6 G1 y7 C¸c ®Çu vµo C¸c ®Çu ra chän Cho phÐp y0 y1 y2 y3 y4 y5 y6 y7 C B A G2B G2A G1 x x x 1 x x 1 1 1 1 1 1 1 1 x x x x 1 x 1 1 1 1 1 1 1 1 x x x x x 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 0 0 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 63
  17. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp VÝ dô: X©y A12-A0 dùng m¹ch gi¶i m· D7-D0 SRAM cho mét vïng nhí 8Kx8 64 KB b¾t ®Çu tõ RD ®Þa chØ B0000h ®Õn WR BFFFFh (vïng nµy CS0 cã chøa vïng RAM A13 mµn h×nh) cho c¸c A y0 B000-B1FFF A14 vi m¹ch nhí SRAM B y1 8Kx8. VËy cÇn 8 vi A15 C y2 m¹ch ®· cho ghÐp y3 l¹i. C¸c ch©n chän chip cho 7 vi m¹ch nhí SRAM 8Kx8 cßn l¹i y4 A18 Gi¶i: Modul IO/M G2A y5 A16 nhí 64 KB (gåm 8 A17 G2B y6 BE000-BFFFF vi m¹ch SRAM A19 G1 y7 8Kx8 ghÐp l¹i) cÇn H×nh vÏ: M¹ch gi¶i m· cho modul nhí 64 KB dïng 74LS138 16 ®−êng ®Þa chØ ®Ó chän ra c¸c « nhí riªng trong ®ã, cßn 4 ®−êng ®Þa chØ sÏ ®−îc tæ hîp cïng tÝn hiÖu ®iÒu khiÓn IO/M ®Ó chän cho vi m¹ch 74LS138. S¬ ®å nh− trªn Trong vÝ dô nµy ta thÊy bit ®Þa chØ A13 cã thÓ chän ra c¸c vïng nhí 8K (b»ng dung l−îng vi m¹ch) n»m r¶i r¸c trong kh«ng gian nhí cña 8088. V× vËy ta cã thÓ dïng nã nh− ®Çu vµo chän A cña 74LS138, cïng víi c¸c bit ®Þa chØ A14, A15 t¹i c¸c ch©n B vµ C ta sÏ chän ta ®−îc 8 vïng nhí liÒn nhau (64 KB = 8x8KB). VÊn ®Ò cßn l¹i ®Þnh vÞ vïng 64 KB nµy vµo ®Þa chØ B0000h cña kh«ng gian nhí 1 MB. §iÒu nµy cã thÓ thùc hiÖn mét c¸ch dÔ dµng b»ng c¸ch dïng tæ hîp 4 bit ®Þa chØ phÇn cao cßn l¹i: A19...A16 = 1011. ThÊy A18 = 0, ®−a vµo ®Çu vµo cho phÐp G2A, tÝn hiÖu IO/M ë møc thÊp ==> ®−a vµo G2B, cßn l¹i A16, A17, A19 = 1 ==> ®−a qua m¹ch AND 3 ®Çu vµo ®Ó cã ®Çu ra = 1 duy nhÊt göi ®Õn G1 cña 74LS138. X©y dùng m¹ch gi¶i m· b»ng PROM Trong vÝ dô tr−íc ta thÊy m¹ch gi¶i m· chuyªn dông s½n cã 74LS138 cã sè l−îng ®Çu vµo ®Þa chØ vµ ®Çu vµo cho phÐp lµ h¹n chÕ. NÕu ta cã sè l−îng ®Çu vµo cho ®Þa chØ lµ lín mµ l¹i ph¶i gi¶i m· ®Çy ®ñ th× ®Ó x©y dùng bé gi¶i m· hoµn chØnh ta vÉn ph¶i dïng thªm c¸c gates logic phô. §ã chÝnh lµ lý do ®Ó ng−êi ta thay thÕ c¸c bé gi¶i m· kiÓu nµy b»ng c¸c bé gi¶i m· b»ng PROM hoÆc PLA (Programmable Logic Array – m¶ng logic lËp tr×nh ®−îc), víi −u ®iÓm lµ chóng cã rÊt nhiÒu c¸c bit ®Çu vµo cho ®Þa chØ vµ v× vËy rÊt thÝch hîp trong c¸c hÖ vi xö lý cã bé vi xö lý tiªn tiÕn – cã kh«ng gian ®Þa chØ rÊt lín. Ta lÊy l¹i vÝ dô trong phÇn tr−íc, cã nghÜa lµ x©y dùng m¹ch gi¶i m· dïng PROM cho vïng nhí 64 KB (8KBx8). Ta sö dông lo¹i PROM TPB28L42 víi dung l−îng 512 byte ®Ó lµm bé gi¶i m·. Ta cã b¶ng mÉu c¸c bit ®Ó ghi vµo PROM TPB28L42 cho vÝ dô cô thÓ nµy nh− sau: 64 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  18. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp C¸c ®Çu vµo C¸c ®Çu ra G A8 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 O3 O4 O5 O6 O7 0 0 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 C¸c ®Þa chØ kh¸c 1 1 1 1 1 1 1 1 B¶ng mÉu c¸c bit ghi PROM theo yªu cÇu vÝ dô Theo b¶ng A12-A0 mÉu c¸c bit ta thÊy D7-D0 ®Ó thùc hiÖn gi¶i SRAM 8Kx8 m· cho bé nhí theo RD yªu cÇu trong vÝ dô WR tr−íc, ta míi chØ CS0 dïng hÕt 8 byte ®Çu tiªn trong tæng sè A13 A1 O0 B000-B1FFF 512 byte cña A14 A2 O1 PROM TPB28L42 A3 O2 A15 (t−¬ng øng ®Ó chän A4 O3 A16 ra 8 vïng nhí 8KB). C¸c ch©n chän chip cho A5 O4 A17 7 vi m¹ch nhí SRAM 8Kx8 cßn l¹i C¸c « nhí cßn l¹i A6 O5 A18 cña PROM v× thÕ A7 O6 A19 mµ ®Òu chøa cïng A8 O7 BE000-BFFFF mét gi¸ trÞ nh− nhau lµ FFh (kh«ng nªn lµ 00h ®Ó khái x¶y H×nh vÏ: M¹ch gi¶i m· cho modul nhí 64 KB dïng PROM ra chän nhÇm mét vïng nhí (1 ®Þa chØ) nµo ®ã). So víi c¸ch thùc hiÖn dïng 74LS138, ta thÊy kh«ng ph¶i dïng ®Õn c¸c gates logic phô, ®iÒu ®ã lµm gi¶m ®¸ng kÓ kÝch th−íc cña bé gi¶i m·. Trong c¸c m¸y vi tÝnh c¸ nh©n th−¬ng phÈm ngµy nay, viÖc ph©n vïng vµ gi¶i m· ®i¹ chØ cho bé nhí ®· ®−îc thùc hiÖn hoµn chØnh. ViÖc n©ng cÊp, bæ xung c¸c modul (DRAM) vµo hÖ thèng còng ®−îc c¸c nhµ s¶n xuÊt tÝnh to¸n tõ tr−íc ®Ó t¹o thuËn lîi tèi ®a cho ng−êi sö dông. Ngµy nay khi më vá hép m¸y tÝnh (case), trªn mainboard ta th−êng thÊy 2-3 khe c¾m DRAM cã s½n, cho phÐp ta bæ xung hoÆc sö dông bÊt kú khe NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 65
  19. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp c¾m nµo trong sè ®ã v× trªn mainboard ®· cã s½n m¹ch gi¶i m· cho c¸c modul RAM c¾m vµo. 66 NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh
  20. http://www.ebook.edu.vn Tr−êng ®¹i häc kü thuËt C«ng NghiÖp c. Phèi ghÐp 8088 víi bé nhí Sau khi ®· biÕt mét sè ph−¬ng ph¸p gi¶i m· cho bé nhí, ta sÏ thùc hiÖn phèi ghÐp 8088 – 5 MHz víi bé nhí. Cã thÓ nãi r»ng nÕu kh«ng cã sù chªnh lÖch vÒ tèc ®é th©m nhËp bé nhí vµ tèc ®é cña CPU th× viÖc phèi ghÐp CPU víi bé nhí chØ ®¬n gi¶n lµ gi¶i m· cho m¹ch nhí. PhÇn lín c¸c tr−êng hîp, ®iÒu nµy cã thÓ ®óng víi c¸c m¹ch nhí RAM vµ c¸c m¹ch nhí EPROPM cã thêi gian th©m nhËp ≤ 250 ns, c¸ch phèi ghÐp CPU víi c¸c m¹ch nµy vÒ c¬ b¶n lµ gièng nhau. §èi víi c¸c m¹ch nhí ROM vµ EPROM cã thêi gian th©m nhËp lín (vÝ dô nh−: 2716, 2732, ... víi tac = 450 ns) th× khi phèi ghÐp víi CPU 8088 – 5MHz ta cÇn tÝnh to¸n thËn träng h¬n. Trong phÇn ®Çu ch−¬ng, t¹i vÝ dô khi xÐt CPU 8088 – 5MHz th× mçi Ti kÐo dµi 200 ns. Theo biÓu ®å thêi gian ®äc bé nhí (®· ®¬n gi¶n ho¸) th× viÖc ®äc bé nhí kÐo dµi tõ T1 ®Õn T3 mÊt 600 ns. TtrÔ ®Þa chØ = 110 ns, Tgi÷ R = 30 ns (thêi gian gi÷ cña d÷ liÖu khi ®äc) TtrÔ ®Öm = 40 ns (trÔ khi truyÒn d÷ liÖu qua c¸c m¹ch ®Öm) ==> thêi gian th©m nhËp = 3*T - TtrÔ ®Þa chØ - Tgi÷ R - TtrÔ ®Öm = 420 ns Vµ kÕt luËn: Bé nhí ghÐp víi 8088 – 5MHz cÇn cã thêi gian th©m nhˬ bé nhí (tac) ≤ 420 ns th× hiÖu qu¶, ng−îc l¹i nÕu tac ≥ 420 ns th× 8088 ph¶i xen thªm c¸c chu kú ®îi (Tw). VËy nÕu muèn ghÐp EPROM 2732 cã tac = 450 ns vµo kh«ng gian nhí cña CPU 8088 – 5MHz th× ph¶i cã c¸ch b¸o cho CPU xen thªm chu kú ®îi Tw. Sau ®©y lµ s¬ ®å m¹ch phèi ghÐp EPROM 2732 cã thªm m¹ch NAND ®Ó t¹o tÝn hiÖu cho phÐp m¹ch gi¶i m· vµ tÝn hiÖu yªu cÇu ®îi ®Ó ®−a ®Õn ch©n RDY1 cña 8284. Nh− vËy, mçi khi 8088 ®äc EPROM 2832 th× mét chu kú ®îi sÏ ®−îc xen thªm. A11-A0 D7-D0 EPROM 2732 Bé T¹o Tw RD OE Tíi RDY1 CE cña 8284 CS0 A12 A y0 B000-B1FFF A13 B y1 A15 C y2 y3 C¸c ch©n chän chip cho A19-A15 7 vi m¹ch nhí SRAM 8Kx8 cßn l¹i y4 IO/M G2A y5 +5V G2B y6 BE000-BFFFF G1 y7 H×nh vÏ: S¬ ®å ghÐp nèi EPOM 2732 víi 8088 ViÖc ®Æt modul nhí nµy vµo ®Þa chØ nµo trong kh«ng cña 8088 lµ do viÖc thùc hiÖn m¹ch gi¶i m· ®Þa chØ ®Ó t¹o ra tÝn hiÖu CS. Nã ®−îc quyÕt ®Þnh bëi c¸c bit tõ A19 – A15 vµ tÝn hiÖu ®iÒu khiÓn IO/M. ViÖc phèi ghÐp SRAM víi 8088 th−êng ®¬n gi¶n h¬n so víi ROM (nãi chung) cã tèc ®é th©m nhËp thÊp (tac lín) v× SRAM cã tac nhá nªn kh«ng cÇn cã m¹ch xen thªm c¸c chu kú ®îi Tw. NguyÔn TiÕn Duy – Trung t©m Kü thuËt m¸y tÝnh – Bé m«n Kü thuËt m¸y tÝnh 67
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2