Bài giảng Cấu trúc máy tính - Chương 2: Bus và truyền thông tin trong máy tính (2016)

CÂU TRUC MAY TINH

CHƯƠNG 2: BUS VÀ TRUYỀN THÔNG TIN TRONG MÁY TÍNH

Nôi dung cua chương 2

2.1. Định nghĩa Bus 2.2. Phân loại Bus 2.3. Bus mở rộng

ị

2.1. Đ nh nghĩa Bus

 Bus là đường truyền tín hiệu điện nối các thiết bị khác

nhau trong một hệ thống máy tính.

 Bus có nhiều dây dẫn được gắn trên mainboard, trên các dây này có các đầu nối đưa ra, các đầu này được sắp xếp và cách nhau những khoảng quy định để có thể cắm vào đó những I/O board hay board bộ nhớ (bus hệ thống – system bus)

ế

ị

2.1. Đ nh nghĩa Bus (ti p)

 Các bus chức năng:

 Bus địa chỉ  Bus dữ liệu  Bus điều khiển

 Độ rộng bus: là số đường dây của bus có thể truyền

các bit thông tin đồng thời (chỉ dùng cho bus địa chỉ và bus dữ liệu).

ỉ

ị Bus đ a ch

 Chức năng: vận chuyển địa chỉ để xác định ngăn nhớ

hay cổng vào-ra

 Độ rộng bus địa chỉ: xác định dung lượng bộ nhớ cực

đại của hệ thống.

 Nếu độ rộng bus địa chỉ là N bit : AN-1, AN-2, ... A2, A1, A0

 có thể đánh địa chỉ tối đa cho 2N ngăn nhớ

 Ví dụ: Bộ xử lý Pentium có bus địa chỉ 32 bit

 không gian địa chỉ là 232 byte = 4GBytes (đánh

địa chỉ theo byte)

ữ ệ

Bus d li u

ừ ộ ữ ớ

 Ch c năng: ứ  v n chuy n l nh t b nh đ n CPU ậ ớ ế ể ệ  v n chuy n d li u gi a CPU, các mô đun nh và mô đun ậ ể ữ ệ vào-ra v i nhau ớ  Đ r ng bus d li u c trao ữ ệ : Xác đ nh s bit d li u có th đ ố ể ượ ữ ệ ị

ườ

ộ ộ đ i đ ng th i. ờ ổ ồ  M bit: DM-1, DM-2, ... D2, D1, D0  M th ng là 8, 16, 32, 64,128 bit.  Ví dụ: Các b x lý Pentium có bus d li u 64 bit ộ ử ữ ệ

ể

ề Bus đi u khi n

: v n chuy n các tín hi u đi u khi n ể ệ ề ể

ề ạ

 Ch c năng ậ ứ  Các lo i tín hi u đi u khi n ể : ệ  Các tín hi u phát ra t CPU đ đi u khi n mô-đun nh và ể ệ ể ề ừ ớ

mô-đun nh hay mô-đun vào-ra g i đ n yêu ử ế ớ

mô-đun vào-ra  Các tín hi u t ệ ừ c u CPU ầ .

ủ

ể

ặ

ơ

ấ Đ c đi m c a c u trúc đ n bus

 Bus h th ng ch ph c v đ c m t yêu c u trao đ i d li u t i ụ ụ ượ ỉ ổ ữ ệ ạ ộ ầ

ộ

 Bus h th ng ph i có t c đ b ng t c đ bus c a mô-đun nhanh ố ộ ằ ố ộ ủ ệ ố m t th i đi m ờ ể ệ ố

nh t trong h th ng ấ

ả ệ ố ụ ệ ố ộ

ệ ụ ủ ộ ớ

 Bus h th ng ph thu c vào c u trúc bus (các tín hi u) c a b ộ ấ x lý các mô-đun nh và các mô-đun vào-ra cũng ph thu c vào ử b x lý. ộ ử

 đa bus  Vì v y c n ph i phân c p bus ả ậ ầ ấ

ấ

Phân c p bus trong máy tính

ầ ấ

 Phân c p bus cho các thành ph n:  Bus c a b x lý ủ ộ ử  Bus c a b nh chính ớ ộ ủ  Các bus vào-ra

 Phân c p bus khác nhau v t c đ ề ố ộ  Bus b nh chính và các bus vào-ra không ph thu c vào b x ộ ử ấ ộ ụ ớ ộ

lý c thụ ể

ể

Các bus đi n hình trong PC

ố ộ

ủ ủ ộ ử ớ ộ ớ

 Bus c a b x lý (Front Side Bus - FSB): có t c đ nhanh nh t ấ  Bus c a b nh chính (n i ghép v i các mô-đun RAM) ố  AGP bus(Accelerated Graphic Port) - Bus đ h a tăng t c: n i ố ồ ọ ố

ghép card màn hình tăng t c.ố

 PCI bus(Peripheral Component Interconnect): n i ghép v i các ớ

thi ế ị ạ

ổ ữ ệ ố ế

ố t b ngo i vi có t c đ trao đ i d li u nhanh. ố ộ  USB (Universal Serial Bus): Bus n i ti p đa năng  IDE (Integrated Device Electronics): Bus k t n i v i ế ố ớ ổ đĩa c ng ứ

ho c đĩa CD, DVD ặ ổ

Máy tính pentim 4 dùng Chipset 845

ạ

2.2. Phân lo i Bus

 Các bus trong h th ng máy tính

ệ ố

ế

ạ 2.2. Phân lo i Bus (ti p)

 Bus thương phân loai theo 3 cach sau:

 Theo tô chưc phân cưng  Theo giao thưc truyên thông (bus đông bô va không

đông bô)

 Theo loai tin hiêu truyên trên bus (bus đia chi, bus

dư liêu...)

ế

ạ 2.2. Phân lo i Bus (ti p)

ệ ố

1. Bus h th ng:  Thương co nhiêu thiêt bi nôi vơi bus.

 Môt sô la tich cưc (master)  Môt sô chơ yêu câu tư cac thiêt bi khac (slave)

 Vi du:

 CPU ra lênh cho bô điêu khiên đia đoc/ghi môt

khôi dl thi CPU la master con đia la slave.

 Bô điêu khiên đia ra lênh cho bô nhơ nhân dư

liêu thi no lai giư vai tro master

2. Bus Driver và Bus Receiver

 Tín hi u trong máy tính phát ra th ể

ng không đ đ đi u khi n ủ ể ề ườ ế ị ố ớ  các t b n i v i nó ề bus driver ọ

c n i v i bus thông qua 1 chip g i là ộ ạ

ượ ố ớ ế c n i v i bus thông qua

i ta dùng 1 chip ườ

ệ bus nh t là khi bus khá dài và có nhi u thi ấ bus master đ ( c b n nó là b khu ch đ i tín hi u s . ệ ố bus receiver. ượ ố ớ t b khi là master, khi là slave ng ế ị transceiver. ơ ả  Slave đ  Đ i v i các thi ố ớ k t h p g i là ế ợ ọ

ộ Synchronous bus

ồ 3. Bus đ ng b -

 Co môt đương điêu khiên bơi môt bô dao đông

thach anh.

 Tin hiêu co dang đương song vuông vơi tân sô

5MHz đên 50MHz.

 Moi hoat đông cua bus xây ra trong môt sô nguyên

lân chu ky va đươc goi la chu ky bus.

ộ Synchronous bus (tiếp)

ồ 3. Bus đ ng b -

 Gian đô thơi gian cua bus đông bô

ộ Synchronous bus (tiếp)

ồ 3. Bus đ ng b -

 Read cylce: chu ky đoc  f xung clock  Address: đia chi  Data: dư liêu  MREQ: tin hiêu yêu câu bô nhơ  RD: tin hiêu yêu câu đoc.  Memory address to be read: đia chi bô nhơ đa ôn

đinh

4. Bus bât đông bô-Asynchronous bus

 Không sư dung xung clock đông bô  Chu ky co thê keo dai tuy y va co thê khac nhau đôi

vơi cac câp thiêt bi khac nhau.

 Chủ yếu gồm 4 tín hiệu sau:

MSYN tích cực SSYN bù tích cực để đáp lại tín hiệu MSYN MSYN được đảo để đáp lại tín hiệu SSYN bù

(tích cực)

SSYN bù được đảo để đáp lại tín hiệu MSYN

không tích cực

4. Bus bât đông bô-Asynchronous bus (tiếp)

ử

5. Phân x bus

 Không phai chi co CPU lam bus master  Cac chip I/O cung co luc lam bus master co thê đoc

hay ghi bô nhơ va goi ngăt.

 Điêu gi xay ra khi 2 thiêt bi trơ lên cân lam bus

master.

 Cơ chê phân xư bus.

ử

ậ

6. Phân x bus t p trung

 Nhiêu vi xư ly co đơn vi phân xư đươc chê tao năm

ngay trong chip CPU.

 Trong môt sô may tinh mini đơn vi nay năm ngoai chip

CPU

 Theo cơ chê nay thi bô phân xư (arbiter) chi co thê biêt co yêu câu chiêm dung bus bay không ma không biêt co bao nhiêu đơn vi muôn chiêm dung bus.

 Khi arbiter nhân đươc yêu câu no se phat ra môt tin

hiêu cho phep trên đương dây (bus grant: cho phep sư dung bus)  đương dây nay nôi qua tât ca cac I/O theo kiêu nôi tiêp.

ử

ế

ậ

6. Phân x bus t p trung (ti p)

 Phân xư bus tâp trung môt mưc nôi tiêp.

ử

ế

ậ

6. Phân x bus t p trung (ti p)

 Phân xư bus tâp trung 2 mưc

9. Phân xư bus không tâp trung

 Cơ chê đươc thưc hiên như sau:

9. Phân xư bus không tâp trung (tiếp)

 Bus request: yêu câu chiêm dung bus  Bus busy: đương bao bân, đương bus master đăt ơ mưc tich cưc khi co thiêt bi đang chiêm dung bus  Bus arbitration: đươc măc nôi tiêp thanh môt chuôi xich qua tât ca cac thiêt bi ngoai vi. Đâu cua chuôi nay đươc găn vơi điên ap 5V cua nguôn nuôi.

ử

ắ 10. X lý ng t

ng, trong đó ả ườ

i slave. master g i thông tin t ử

ộ ứ ể ử

t b I/O làm m t vi c gì đó, nó th ộ ệ

ế ị ắ

c CPU yêu c u.

ầ ệ ứ

ể ậ t b ế ị ở ế ữ ệ

 Trên đây đã kh o sát các chu kỳ bus thông th ớ  M t ng d ng quan tr ng n a c a bus là dùng đ x lý ng t ắ ữ ủ ọ ụ  Khi CPU ra l nh cho thi ng ệ ườ ế ị t b I/O phát ra khi hoàn thành công ch đ i tín hi u ng t do thi ệ ờ ợ vi c đ ệ ượ  Khi nh n đ ắ ậ ượ d li u do thi ữ ệ ề ề I/O, hay CPU s s d ng bus cho m t thao tác khác….  Nh v y chính ng t phát ra tín hi u yêu c u s d ng bus c tín hi u ng t, CPU s đáp ng ngay, có th nh n ẽ t b I/O truy n v , hay g i ti p d li u ra thi ế ị ộ ẽ ử ụ ắ ầ ử ụ ư ậ ệ

ử

ắ

ế

10. X lý ng t (ti p)

ề ắ ạ

ươ ự ể

ng trình khác, g i là  Khái ni m chung v ng t: Ng t là c ch cho phép CPU t m ắ ơ ế ng trình đang th c hi n đ chuy n sang th c hi n ệ ể ắ . ng trình con ph c v ng t ệ d ng ch ừ m t ch ộ ự ụ ụ ệ ch ươ ọ

i khi th c hi n ch ng trình, ví d : tràn s , chia cho ươ  Các lo i ng t: ắ ạ  Ng t do l ỗ ắ ự ệ ươ ụ ố

i ph n c ng, ví d l ầ ứ ỗ

 Ng t do l ắ  Ng t do mô-đun vào-ra phát tín hi u ng t đ n CPU yêu c u ắ i b nh RAM. ớ ắ ế ụ ỗ ộ ệ ầ

trao đ i d li u. ổ ữ ệ

ạ

ắ ộ Ho t đ ng ng t

 Sau khi hoàn thành m i m t l nh, b x lý ki m tra tín hi u ng t ắ  N u không có ng t ng trình hi n

ệ ộ ử ắ  b x lý nh n l nh ti ptheo c a ch ậ ệ

ỗ ộ ệ ộ ử

ể ế

ươ

ệ

ủ

t

ệ

ng trình đang th c hi n ệ

ự

ng trình b ng t) ắ

ị

ừ ữ ả t l p PC tr

đ n ch

ế ng trình con ph c v ng t ắ

ươ ụ ụ

ỏ ế ự

ệ

ng trình con ph c v ng t, khôi ph c ng c nh và ti p t c

ươ

ế ụ

ng trình con ph c v ng t ắ ữ ả

ụ ụ ụ

ắ

ch

ế iạ  N u có tín hi u ng t: ắ ế  T m d ng ch ạ ươ  C t ng c nh (các thông tin liên quan đ n ch ấ  Thi ế ậ ươ  Chuy n sang th c hi n ch ể  Cu i ch ố ươ

ươ ụ ụ ng trình đang b t m d ng ừ

ị ạ

ắ

ộ

ế

ạ

Ho t đ ng ng t (ti p)

ớ ệ

ắ Chu trình v i l nh ng t

ử

ệ

ề

ớ

ắ X lý v i nhi u tín hi u ng t

c th c hi n, các ng t khác s b c m. ắ

ượ

ắ ộ ộ ử

ộ

c ki m tra sau khi ng t đ u tiên đ

 X lý ng t tu n t ầ ự ử  Khi m t ng t đang đ ắ ệ  B x lý s b qua các ng t ti p theo trong khi đang x lý m t ng t ắ ẽ ỏ  Các ng t v n đang đ i và đ c x ượ ử

ẽ ị ấ ử ắ ầ

ự ắ ế ượ

ắ ẫ

ợ

ể

ự

c th c hi n tu n t ệ

ầ ự

ắ ư

lý xong  Các ng t đ ắ ượ  X lý ng t u tiên ử  Các ng t đ  Ng t có m c u tiên th p h n có th b ng t b i ng t u tiên cao h n ắ

c đ nh nghĩa m c u tiên khác nhau ứ ư ơ

ắ ở

ắ ư

ể ị

ơ

ắ ượ ị ấ ứ ư  x y ra ng t l ng nhau

ắ ồ

ẩ

expansion bus

ở ộ

2.3. Bus m r ng -

c v i các thi t b ngo i vi, ạ

t b này đ ở ộ ế ị  Bus m r ng cho phép PC liên l c đ ượ ở ộ ặ

ế ị ạ ượ ớ c cài đ t qua các khe c m m r ng ắ ủ ở ộ

ố ế ị ớ ng đ a ch (s l ể ượ

các thi (expansion slot). Các thông s chính c a bus m r ng: t c đ ố ộ t b v i b truy n t i đa gi a các thi ế ị ớ ộ ữ ề ố c truy nh chính, s đ ị ố ườ ớ t b ), s đ xu t b i 1 thi ố ườ ế ị ấ ở t b v i nhau và gi a các thi ữ ng ô nh có th đ ớ ỉ ố ượ ng ng t c ng, …. ắ ứ

1. Bus ISA ( Industry Standard Architecture)

 Bus ISA dùng cho h th ng ch đ ệ ố ỉ ượ c đi u khi n b i 1 CPU trên ở ể ề

b ng m ch chính ạ ả

 Bus ISA ban đ u có đ r ng d li u 8 bit, t n s 4,77 Mhz  Bus ISA c i ti n có đ r ng d li u 16 bit, t n s 8 Mhz. ầ ố ầ ố ầ ả ế ữ ệ ữ ệ ộ ộ ộ ộ

2. Bus EISA và MCA

ể ố ở ộ

 Bus EISA (Extended ISA) là chu n m r ng c a ISA đ b trí các ẩ c v i m ch ghép n i cũ. ủ ượ ớ ạ d li u 32 bit nh ng v n t ữ ệ ẫ ươ ố

ng thích đ ư  Bus MCA (Micro Channel Architecture)

ng thích v i ISA ớ

 Ph c v cho h th ng IBM PS/2 không t ươ ệ ố  Có th ho t đ ng v i 16 hay 32 bit d li u. ữ ệ ớ ụ ụ ể ạ ộ

ụ

ộ 3. Bus c c b (Local bus)

ạ  Chu n các ẩ n i tr c ố ự

các khe c m m r ng ộ t o thêm ắ ti p vào bus c c b (bus n i gi a CPU và các b đ m) ố ữ ế  Do v y, bus m r ng lo i này cho phép truy xu t lên trên 32 bit ậ

bus c c bụ ụ ộ ở ộ ụ

c rào c n 8.33MHz c a bus h th ng ở ộ ộ ệ ạ ấ c t c đ xung clock c a chính CPU, tránh ủ ượ ố ộ ủ ệ ố

cũng nh t n d ng đ ư ậ đ ả ượ  Theo h ng gi ả ướ ế ể

ỷ ể

i quy t này, Intel đã phát tri n bus PCI và U ban VESA (Video Electronics Standards Association) đã phát tri n bus VL