4.396 Điện tử tương tự 1 Bài giảng: Transistor trường

Slide 1

Nội dung

• 5.1 Cấu trúc và hoạt động của transistor trường

– 5.1.1 Phân loại transistor trường – 5.1.2 Transistor trường có cực cửa tiếp giáp (JFET) – 5.1.3 Transistor trường có cực cửa cách ly (MOSFET)

• 5.2 Các dạng mắc mạch – 5.2.1 Mạch nguồn chung – 5.2.2 Mạch máng chung – 5.2.3 Mạch cửa chung

• 5.3 Các phương pháp phân cực cho trasistor trường

– 5.3.1 PP phân cực cố định – 5.3.2 PP tự phân cực – 5.3.3 PP phân cực bằng mạch phân áp – 5.3.4 PP phân cực kiểu hồi tiếp

• 5.4 Các tham số kỹ thuật quan trọng của FET

Slide 2

5.1 Cấu trúc và hoạt động của FET

• 5.1.1 Phân loại transistor trường • 5.1.2 Tran Transistor trường có cực cửa

tiếp giáp (JFET)

• 5.1.3 Transistor trường có cực cửa cách ly

(MOSFET)

Slide 3

5.1.1 Phân loại FET

• Transistor trường có cực cửa tiếp giáp JFET (Junction Field-Effect Transistor) – Kênh n – Kênh p

• Transistor trường có cực cửa cách ly

MOSTFET (Metal-Oxide-Semiconductor Field-Effect Transistor) – Kiểu Depletion: kênh n, kênh p – Kiểu Enhancement: kênh n, kênh p

Slide 4

5.1.2 JFET

• Cấu trúc

Slide 5

5.1.2 JFET

• Hoạt động cơ bản: =

– Khi tăng dần tới 1 giá trị dương

S

S

V V 0 , D

V G

pinch-off

Slide 6

5.1.2 JFET

• Hoạt động cơ bản <

– Khi tại một giá trị dương

S

S

V V 0 , D

V G

Slide 7

5.1.2 JFET

• Hoạt động cơ bản

– Điện trở điều khiển bởi điện áp

• JFET có thể được sử dụng như 1 biến trở

r 0

=

r

2

S

V G V P

 − 1 

  

Slide 8

5.1.2 JFET

• Ký hiệu

kênh n

kênh p

• Đặc tuyến truyền đạt

S

=

2 −

I

I

D

D

V G V P

Phương trình Schockley   SS 1     V=

V P

GS off (

)

Slide 9

5.1.2 JFET

• JFET, BJT

S

2 −

=

I

I

I

Iβ=

D

D

C

B

V G V P

 SS 1  

  

I

I≈

C

E

I

I=

D

S

0,7

V

BEV

0A

GI ≈

Slide 10

5.1.3 MOSFET

• Cấu trúc

kênh n cảm ứng

kênh n có sẵn

Slide 11

5.1.3 MOSFET

• Hoạt động

kênh n có sẵn

kênh n cảm ứng

>

>

V> 0,

0

V= 0,

0

V G

S

D

S

V G

S

D

S

Slide 12

5.1.3 MOSFET

• Kí hiệu

kênh cảm ứng

kênh có sẵn

Slide 13

5.1.3 MOSFET

• Đặc tuyến truyền đạt

kênh n có sẵn

S

=

2 −

I

I

D

D

V G V P

 SS 1  

  

kênh n cảm ứng

=

I

)2

D

( k V G

S

V T

I

D on (

)

=

k

2

V T

)

)

S( G on V=

( V V T

GS Th (

)

Slide 14

5.1.3 MOSFET

• Đặc tuyến truyền đạt

kênh p có sẵn

kênh p cảm ứng

Slide 15

CMOS

• CMOS - Complementary MOSFET

– Chế tạo MOSFET kênh n và p trên cùng 1 đế – Trở kháng vào tương đối cao, tốc độ chuyển

mạch nhanh, mức năng lượng hoạt động thấp

– Thiết kế IC số

CMOS inverter

Slide 16

5.2 Các dạng mắc mạch

• Có 3 dạng mắc mạch – Mạch nguồn chung – Mạch máng chung – Mạch cửa chung

Slide 17

5.3 Các phương pháp phân cực cho FET

• 5.3.1 PP phân cực cố định • 5.3.2 PP tự phân cực • 5.3.3 PP phân cực bằng điện áp phản hồi • 5.3.4 PP phân cực kiểu hồi tiếp

Slide 18

5.3 Các phương pháp phân cực cho FET

• Cách tính toán

– Quan hệ

I

0A

GI ≈

S

=

2 −

I= S I

I

D

D

• Đối với FET D • Đối với JFET và DMOSFET

V G V P

  

=

I

V

D

G Th S(

• Đối với EMOSFET

( k V G

 SS 1   )2 − )

S I

D on (

)

=

k

2

V

G on S(

)

GS Th (

)

( V

)

Slide 19

5.3.1 PP phân cực cố định

0A

GI ≈

V

V= −

SG

S

=

2 −

I

I

D

D

V G V P

GG  SS 1  

  

=

V

V

DS

DD

− I R D D

- Cần 2 nguồn DC - Ít dùng với E-MOSFET

Slide 20

5.3.2 PP tự phân cực

= −

V

SG

I R D S

2

2

S

=

=

+

1

1

I

I

I

D

D

D

SS

SS

I R D S V P

  

  

  

V

)

 V G  V  P ( + I R D D

DS

= − V DD

R S

- Ít dùng với E-MOSFET

Slide 21

5.3.3 PP phân cực bằng mạch phân áp

=

V

SG

V G

− I R D S

S

=

2 −

I

I

V

)

D

D

DS

= − V DD

( + I R D D

R S

V G V P

 SS 1  

=

I

V

D

S

G Th S(

)

( k V G

   )2 − E-MOSFET

Slide 22

5.3.4 PP phân cực kiểu hồi tiếp

=

V

V

V

SG

DS

= DD

I R D D

I

D on (

)

=

=

I

V

k

E-MOSFET

D

S

GS Th (

2

( k V G

)2 − )

V

G on S(

)

GS Th (

)

( V

)

S

=

2 −

I

I

JFET và D-MOSFET

D

D

V G V P

 SS 1  

  

Slide 23

5.4 Các tham số kỹ thuật quan trọng của FET

• JFET 2N5457 – giá trị tới hạn

Rating Symbol Value Unit

Drain-Source voltage 25 Vdc VDS

Drain-Gate voltage 25 Vdc VDG

Reverse G-S voltage -25 Vdc VGSR

Gate current 10 IG mAdc

PD

310 2.82

Device dissipation 250C Derate above 250C Junction temp range 125 mW mW/0C 0C TJ

0C

Storage channel temp range Tstg

Slide 24

-60 to +150

5.4 Các tham số kỹ thuật quan trọng của FET

• JFET 2N5457 – đặc tuyến

Characteristic Symbol Min Typ Max Unit

-25 Vdc VG-S breakdown V(BR)GSS

-1.0 nAdc Igate reverse(Vgs=-15, Vds=0) IGSS

-0.5 -1.0 Vdc VG-S cutoff VGS(off)

-2.5 -6.0 Vdc VG-S VGS

1.0 3.0 5.0 mAdc ID-zero gate volage IDSS

4.5 7.0 pF Cin Ciss

Slide 25

1.5 3.0 pF Creverse transfer Crss

5.4 Các tham số kỹ thuật quan trọng của FET

• E-MOSFET kênh n 2N4351 – đặc tuyến

Characteristic Symbol Min Max Unit

25 Vdc VDS breakdown V(BR)DSX

IDSS

ID-zero gate volage, Vds=10V,Vgs=0, 25C – 150C nAdc µAdc 10 10

+-10 nAdc Igate reverse(Vgs=+-15, Vds=0) IGSS

V 1.0 VDS on Voltage VDS(on)

pF 5.0 Cin(Vds=10V,Id=2mA,f=140kHz) Ciss

pF 5.0 CDS(Vdsub=10V,f=140KHz) Crss

ohms

Slide 26

300 RDS(Vgs=10V,Id=0,f=1KHz) Rds(on)

Tóm tắt

• Bài giảng tập trung vào

– FET: JFET, MOSFET (D-MOSFET và E-

MOSFET)

– 04 PP phân cực cho FET

Slide 27

Bài tập

• Đọc chương 9 (mô hình của transistor

trường, mạch khuếch đại tín hiệu nhỏ sử dụng transistor trường) trong tài liệu tham khảo [1] • Bài tập [1]:

– Chapter 5: 3, 5, 6, 9, 26, 34, 37 – Chapter 6: 1, 6, 12, 17, 19, 21, 23

Slide 28