Bộ Nhớ Chính (2)
VŨ NGỌC THANH SANG
TRỊNH TẤN ĐẠT
ĐẠI HỌC SÀI GÒN
KHOA CÔNG NGHỆ THÔNG TIN
Email: trinhtandat@sgu.edu.vn
Website: https://sites.google.com/site/ttdat88
BỘ NHỚ BÁN DẪN – DYNAMIC RANDOM ACCESS MEMORY
DRAM dùng n địa chỉ dồn kênh để nạp lần lượt (2 lần) địa chỉ hàng và địa chỉ cột vào đệm địa chỉ/
Dung lượng của chip DRAM 22n × m bit
Các chân tín hiệu điều khiển
• RAS (Row Access Strobe): điều khiển việc nạp địa
• CAS (Column Access Strobe): điều khiển việc nạp
chỉ hàng
địa chỉ cột
• W/R = 0 điều khiển ghi chip, W/R = 1 điều khiển
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
đọc chip
TỔ CHỨC CHIP NHỚ
Cơ chế refresh của DRAM
• Điện tích trên một tụ điện trong một ô nhớ của DRAM sẽ bị phóng điện
Số
liệu bị thay đổi.
• Khi đọc/ghi bộ nhớ thì DRAM được làm tươi tự động. • Có 03 kỹ thuật làm tươi (refresh phổ biến)
+ Chỉ kích hoạt RAS (RAS – Only – Refresh) + Kích hoạt CAS trước RAS (CAS - Before - RAS - Refresh) + Làm tươi ẩn (Hiden – Refresh)
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
Cơ chế refresh của DRAM
❑ Chỉ kích hoạt RAS (RAS – Only – Refresh) • Sử dụng các chu trình đọc giả để làm tươi DRAM. • Tín hiệu 𝑅𝐴𝑆 được đặt ở mức tích cực để chọn hàng. • Các tín hiệu 𝐶𝐴𝑆 bị cấm. • DRAM được đọc bên trong một hàng vào các cặp dây bit và khuếch đại số liệu đọc, tuy nhiên không truyền được chúng ra các cặp dây I/O → Số liệu không truyền ra đệm lối ra.
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
Cơ chế refresh của DRAM
❑ Kích hoạt CAS trước RAS (CAS - Before - RAS - Refresh) • DRAM sử dụng một mạch logic làm tươi riêng. • Quá trình làm tươi được tự thực hiện bởi chíp DRAM.
• Địa chỉ làm tươi được phát ra từ bên trong bởi bộ đếm địa chỉ.
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
Cơ chế refresh của DRAM
❑ Làm tươi ẩn (Hiden – Refresh) • Chu kì làm tươi dấu sau chu kì đọc bộ nhớ. • Bộ đếm phát ra địa chỉ làm tươi.
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
CÁC CHẾ ĐỘ LÀM TƯƠI NHANH DRAM
❑ Chế độ trang
• Địa chỉ cột thay đổi, địa chỉ hàng giữ nguyên.
hiệu 𝐶𝐴𝑆.
• Để khởi phát quá trình đọc, mạch điều khiển kích hoạt tín hiệu 𝑅𝐴𝑆 sau đó kích hoạt tín
• Trong chế độ phân trang để truy nhập ô nhớ tiếp theo, nếu ô nhớ nằm trên cùng một
trang thì tín hiệu 𝑅𝐴𝑆 không bị cấm, chỉ có tín hiệu 𝐶𝐴𝑆 bị cấm trong một thời gian ngắn, sau đó được kích hoạt trở lại.
❑ Chế độ cột tinh
• Tăng nhanh tốc độ làm tươi DRAM.
• Tín hiệu 𝐶𝐴𝑆 giữ nguyên không đổi ở mức thấp.
• Mạch điều khiển DRAM tự phát hiện các thay đổi trên các tín hiệu cột.
❑ Chế độ Nibble
❑ Chế độ nối tiếp
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
❑ Chế độ đan xen
THIẾT KẾ MODULE NHỚ BÁN DẪN
• Dung lượng chip nhớ là 2n × m
• Thiết kế để tăng dung lượng
1. Tăng độ dài ngăn nhớ (tăng m)
2. Tăng số lượng ngăn nhớ (tăng n)
Qui tắc: ghép nối các chip nhớ song song (tăng độ dài) hoặc nối tiếp bằng mạch giải mã (tăng số lượng)
3. Kết hợp cả hai (tăng m và n)
Ví dụ
❑ Tăng độ dài từ nhớ
• Giải:
• Cho chip nhớ SRAM 4K x 4 bit. Hãy thiết kế mô-đun nhớ 4K x 8 bit
Dung lượng chip nhớ = 212 x 4 bit
Chip nhớ có:
12 chân địa chỉ
4 chân dữ liệu
Mô-đun nhớ cần có:
12 chân địa chỉ
8 chân dữ liệu
Tổng quát • Cho chip nhớ 2n x m bit • Thiết kế mô-đun nhớ 2n x (k*m) bit • Dùng k chip nhớ
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
Ví dụ
❑ Tăng số lượng từ nhớ
• Cho chip nhớ SRAM 4K x 8 bit. Hãy thiết kế mô-đun nhớ 8K x 8 bit
Dung lượng chip nhớ = 212 x 8 bit
• Giải:
Chip nhớ có:
12 chân địa chỉ
8 chân dữ liệu
Dung lượng mô-đun nhớ = 213 x 8 bit
13 chân địa chỉ
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
8 chân dữ liệu
Bài tập
1) Tăng số lượng từ gấp 4 lần:
Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 16K x 8 bit Gợi ý: Dùng mạch giải mã 2 -> 4
2) Tăng số lượng từ gấp 8 lần:
Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 32K x 8 bit Gợi ý: Dùng mạch giải mã 3 -> 8
3) Thiết kế kết hợp:
Cho chip nhớ SRAM 4K x 4 bit Thiết kế mô-đun nhớ 8K x 8 bit
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
THANK YOU FOR YOUR ATTENTIONS
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn
Kiến Trúc Máy Tính
