intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài Giảng Kỹ Thuật Số - CÁC HỌ VI MẠCH SỐ

Chia sẻ: Van Nguyen Van | Ngày: | Loại File: PDF | Số trang:7

Thêm vào BST
Báo xấu
516
lượt xem 154
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài Giảng Kỹ Thuật Số Chương 5 CHƯƠNG 5 CÁC HỌ VI MẠCH SỐ 5.1. TỔNG QUAN Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết bị này, các mạch tích hợp được hình thành. Các họ mạch logic lưỡng cực Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực: • • • • • • ...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài Giảng Kỹ Thuật Số - CÁC HỌ VI MẠCH SỐ

  1. Bài Giảng Kỹ Thuật Số Chương 5 CHƯƠNG 5 CÁC HỌ VI MẠCH SỐ 5.1. TỔNG QUAN Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết bị này, các mạch tích hợp được hình thành. Các họ mạch logic lưỡng cực Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực: • Mạch logic RTL • Mạch logic DCTL • Mạch logic HTL • Mạch logic TTL • Mạch logic Schottky TTL • Mạch logic ECL Các họ mạch logic đơn cực Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận hành trong các mạch logic MOS, các mạch logic MOS là • PMOS • NMOS • CMOS 5.2. CÁC ĐẶC TRƯNG CỦA CÁC VI MẠCH SỐ Phân lọai các IC số Lọai IC Các cổng căn bản Số các linh kiện Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99 Tổ hợp quy mô trung bình MSI 12-99 100-999 Tổ hợp quy mô lớn LSI 100-999 1000-9999 Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000 Các đặc trưng • Tốc độ họat động, lệ thuộc vào thời gian trễ truyền đạt tpHL tpLH GV: Nguyễn Trọng Hải Trang 146
  2. Bài Giảng Kỹ Thuật Số Chương 5 • Tổn hao công suất, xác định bởi tích số nguồn cung cấp Vcc và dòng Icc (giá trị trung bình của dòng Icc mức 0 và mức 1), đơn vị mW • Chỉ số giá trị, xác định bởi tích số tốc độ và công suất • Chỉ số giá trị (pJ)= thời gian trì hõan truyền đạt (ns)x công suất (mW) • Chỉ số giá trị càng nhỏ càng tốt • Hệ số tải, là số cổng có thể được vận hành bởi một cổng, hệ số tải càng cao càng thuận lợi • Các tham số dòng và áp o Điện áp đầu vào ở mức cao VIH (điện áp tối thiểu mà cổng có thể nhận biết mức 1) o Điện áp đầu vào ở mức thấp VIL (điện áp tối đa mà cổng có thể nhận biết mức 0) o Điện áp đầu ra ở mức cao VOH(điện áp tối thiểu tại đầu ra tương ứng mức 1) o Điện áp đầu ra ở mức thấp VOL (điện áp tối đa tại đầu ra tương ứng mức 0) o Cường độ dòng điện đầu vào mức cao IIH (dòng tối thiểu được cung cấp tương ứng với mức 1) o Cường độ dòng điện đầu vào mức thấp IIL (dòng tối đa được cung cấp tương ứng với mức 0) o Cường độ dòng điện đầu ra mức cao IOH (dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1) o Cường độ dòng điện đầu ra mức thấp IOH (dòng cực tiểu mà ngõ ra cung cấp tương ứng với mức 0) • Nhiễu Điện áp VOH Lề nhiễu ở trạng thái 1 VIH VIL Lề nhiễu ở trạng thái 0 VOH 0 Miền nhiệt độ họat động, từ 0-700C cho các ứng dụng tiêu dùng và công • nghiệp, từ 550C – 1250C cho các mục đích quân sự • Yêu cầu về nguồn • Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch công nghệ khác GV: Nguyễn Trọng Hải Trang 147
  3. Bài Giảng Kỹ Thuật Số Chương 5 5.3. HỌ RTL (RESISTOR-TRANSISTOR LOGIC) Bao gồm các điện trở và transistor, đây là họ logic được tích hợp sớm nhất Ví dụ, một cổng NOR RTL Vcc Rc Y Q1 Q2 Rb1 A Rb2 B Các mạch RTL có đặc tính chung là cần dòng IB cho các BJT nên còn được gọi là mạch thu dòng (current sinking), vì vậy khi kết nối với các mạch khác cần phải lưu ý để thỏa mãn điều kiện này, nếu không mạch sẽ không làm việc Lề nhiễu ở trạng thái 0 là 0.5-0.2=0.3V Lề nhiễu ở trạng thái 1 phụ thuộc vào tải 5.4. HỌ DTL (DIODE-TRANSISTOR LOGIC) Bao gồm diode ở ngõ vào và transistor ở ngõ ra Ví dụ, cổng NAND DTL Vcc R1 Rc Y DA D1 D2 Q A B DB Rb AND NOT Ngõ ra Y kéo lên nguồn Vcc được gọi là ngõ ra kéo lên thụ động (Passive pull up) 5.5. HỌ TTL (TRANSISTOR-TRANSISTOR LOGIC) Loại DTL sớm được thay thế bởi mạch TTL tức Transistor ở ngõ vào và Transistor ở ngõ ra GV: Nguyễn Trọng Hải Trang 148
  4. Bài Giảng Kỹ Thuật Số Chương 5 Ví dụ, cổng NAND TTL Vcc R1 R2 Rc R1 Q3 Q1 Q2 A A Q2 DA B B Y Q1 Q4 R3 Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng chảy ra ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1) Đầu ra TTL hoạt động như bộ thu nhận dòng ở trạng thái thấp (Q4) và cung cấp dòng ở trạng thái cao (Q3) Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực (Active pull up) hay còn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ không có dòng nào truyền qua Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch. Trong khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở mức thấp Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C Nhược điểm của cấu hình totem pole thể hiện trong giải đoạn chuyển tiếp từ thấp lên cao. Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian này (vài ns) cả 2 transostor đều dẫn điện nên hút một dòng tương đối lớn. 5.6. CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74, tùy theo hãng chế tạo sẽ có thêm các tiền tố. VD, Texas Instruments có tiền tố SN, National Semiconductor dùng DM, Signetic là S Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402… Khoảng nhiệt độ và điện thế nguồn Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 00C đến 700C Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ -550C đến 1250C Mức điện thế của seri 74 Tối đa Chuẩn Tối thiểu VOL 0.2 0.4 VOH 2.4 3.4 VIL 0.8 VIH 2.0 GV: Nguyễn Trọng Hải Trang 149
  5. Bài Giảng Kỹ Thuật Số Chương 5 Công suất tiêu hao bình quân một cổng khoảng 10mW Thời gian trễ tiêu biểu tpLH=11ns và tpHL=7ns, trung bình 9ns Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn 5.7. HỌ TTL CẢI TIẾN 74 74S 74LS 74AS 74ALS 74F Định mức hiệu suất Trễ do truyền (ns) 9 3 9.5 1.7 4 3 Công suất (Mw) 10 20 2 8 1.2 6 Chỉ số giá trị (pJ) 90 60 19 13.6 4.8 18 Hệ số tải 10 20 20 40 20 33 Các thông số điện thế VOH(min) 2.4 2.7 2.7 2.5 2.5 2.5 VOL(min) 0.4 0.5 0.5 0.5 0.4 0.5 VIH(min) 2.0 2.0 2.0 2.0 2.0 2.0 VIL(min) 0.8 0.8 0.8 0.8 0.8 0.8 Các định mức dòng ngõ ra IOH (mA) -0.4 -1 -0.4 -2 -0.4 -1 IOL (mA) 16 20 8 20 8 20 Các định mức dòng ngõ vào 40 50 20 20 20 20 IIH ( μA ) IIL (mA) -1.6 -2 -0.4 -0.5 -0.1 -0.6 Ví dụ, Xác định giới hạn nhiễu DC cho một IC 74LS so sánh với IC 74 Ví dụ, Một đầu ra 74ALS kích thích 3 đầu vào 74S và một đầu vào 74 được không 5.8. TTL VỚI NGÕ RA CỰC THU HỞ (OPEN COLLECTOR OUTPUT) Sơ đồ điển hình của NAND cực thu hở VCC R1 R2 Y A A X B B R3 Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông thường bằng cách mắc thêm R thích hợp với tình trạng của tải. GV: Nguyễn Trọng Hải Trang 150
  6. Bài Giảng Kỹ Thuật Số Chương 5 5.9. HỌ TTL BA TRẠNG THÁI (TRISTATE) Ngoài 2 trạng thái cơ bản 1 và 0, các mạch logic còn có thêm trạng thái tổng trở cao Hi-Z Ví dụ xét cổng NOT 3 trạng thái sau X A X A A X= A Cho phép (E) E=1 E=0 5.10. MẠCH LOGIC MOS Chuyển mạch MOSFET cơ bản +5V D D G G D VGS=5V VGS=0 G S S S Mạch số dùng MOSFET được phân thành 3 nhóm: P-MOS, N-MOS và CMOS Đặc điểm của logic MOS o So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt động chậm hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế nguồn nuôi lớn hơn, hệ số tải lớn hơn và đòi hỏi ít chỗ trên chip hơn V(0) ≈ 0V o Mức logic dành cho mạch MOS là V(1) ≈ VDD 5.11. HỌ CMOS Công nghệ CMOS tung ra các sản phẩm có đặc điểm hiệu suất ngày càng tốt hơn, cung cấp không chỉ tất cả chức năng logic có ở TTL, mà còn nhiều chức năng đặc biệt không có ở TTL CMOS Thông số 4000B 74HC 74HCT 74AC 74ACT 74AHC 74AHCT VIH(min) 3.5 3.5 2.0 3.5 2.0 3.85 2.0 VIL(max) 1.5 1.0 0.8 1.5 0.8 1.65 0.8 VOH(min) 4.95 4.9 4.9 4.9 4.9 4.4 3.15 VOL(max) 0.05 0.1 0.1 0.1 0.1 0.44 0.1 VNH 1.45 1.4 2.9 1.4 2.9 0.55 1.15 VNL 1.45 0.9 0.7 1.4 0.7 1.21 0.7 Lưu ý: không bao giờ được phép thả nổi các đầu vào CMOS không dùng đến, tất cả đầu vào CMOS phải được nối hoặc với mức điện thế cố định (0 hoặc VDD) hoặc với đầu vào khác (Lý do đầu vào CMOS thả nổi rất nhạy với tạp âm nhiễu và tĩnh điện vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện) GV: Nguyễn Trọng Hải Trang 151
  7. Bài Giảng Kỹ Thuật Số Chương 5 5.12. MỘT SỐ CỔNG Tất cả các cổng đều thuộc loại tích hợp SSI Cổng Ký hiệu Loại ngõ ra NOT 7404 Active Pull up NOT 7405 Open collector NOT 7414 Schmitt trigger NAND 2 ngõ vào 7400 Active Pull up NAND 2 ngõ vào 7401 Open collector NAND 2 ngõ vào 74132 Schmitt trigger NAND 3 ngõ vào 7410 Active Pull up NAND 3 ngõ vào 7412 Open collector NAND 4 ngõ vào 7420 Active Pull up NAND 4 ngõ vào 7422 Open collector NAND 8 ngõ vào 7430 Active Pull up NAND 13 ngõ vào 74133 Active Pull up OR 2 ngõ vào 7432 Active Pull up NOR 2 ngõ vào 7402 Active Pull up NOR 3 ngõ vào 7427 Active Pull up NOR 4 ngõ vào 7425 Active Pull up AND 2 ngõ vào 7408 Active Pull up AND 2 ngõ vào 7409 Open collector AND 3 ngõ vào 7411 Active Pull up AND 3 ngõ vào 7415 Open collector XOR 7486 GV: Nguyễn Trọng Hải Trang 152
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2