Bài giảng môn học Cấu trúc máy tính: Bài 4
lượt xem 8
download
Bài giảng môn học Cấu trúc máy tính: Bài 4 trình bày các kiến thức về mạch tổ hợp như đại cương, lược đồ mạch tổ hợp, thiết kế mạch tổ hợp, mạch cộng, mạch giải mã và mã hoá, mạch dồn, rút gọn hàm Boolean, dạng chính tắc SOP, rút gọn hàm ở dạng SOP và một số nội dung khác.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Bài giảng môn học Cấu trúc máy tính: Bài 4
- MẠCH TỔ HỢP
- Đại cương Mạch tổ hợp gồm một số các cổng luận lý kết nối với nhau với một tập các ngõ vào và ra. Mạch tổ hợp chuyển thông tin nhị phân từ dữ liệu nhập thành dữ liệu xuất định trước. Mạch tổ hợp dùng trong các máy tính số để tạo ra các quyết định điều khiển nhị phân và cung cấp các linh kiện số để xử lý dữ liệu.
- Lược đồ mạch tổ hợp Mạch tổ hợp có thể được xác định qua bảng chân trị với n biến nhập và m biến xuất; và có thể xác định qua m hàm boolean. n biến vào Mạch tổ hợp m biến ra
- Thiết kế mạch tổ hợp Thiết kế mạch tổ hợp bắt đầu từ việc xác định bài toán và kết thúc là lược đồ mạch luận lý. Quy trình gồm các bước: 1. Lập bảng chân trị xác định mối quan hệ giữa nhập và xuất. 2. Xác định hàm Boolean đã đơn giản cho mỗi ngõ ra. 3. Vẽ lược đồ luận lý.
- Mạch cộng Mạch nửa cộng: Mạch tổ hợp thực hiện phép cộng số học 2bit được goị là mạch nửa cộng. Các biến xuất mạch nửa cộng là tổng nhớ. Cần có hai biến xuất là vì 1 + 1 = 10 chiếm 2 ký số Gọi x, y là hai biến nhập; S (tổng) và C (nhớ) là hai biến xuất.
- Mạch cộng (tt) C là 0 trừ khi hai ngõ vào là 1. Ngõ ra S biểu diễn bít có nghĩa thấp nhất của tổng. S = x’y + xy’ = x ⊕ y C = xy Bảng chân trị Lược đồ S C
- Mạch cộng (tt) Mạch toàn cộng: Mạch toàn cộng là mạch tổ hợp thực hiện phép cộng 3 bit. Gồm 3 ngõ vào và 2 ngõ ra. Hai ngõ vào x, y biểu diễn hai bit cần cộng, ngõ vào 3 z biểu diễn bit nhớ. Hai ngõ ra là S (tổng) và C (nhớ). Trị các biến xuất do phép cộng các bit nhập. Khi tất cả các bít nhập là 0 thì xuất là 0 Ngõ ra S là 1 khi có 1 hoặc tất cả ngõ vào là 1. Ngõ ra C là 1 khi hai hoặc 3 ngõ vào là 1
- Mạch cộng (tt) Bảng chân trị mạch toàn cộng S= x’y’z + x’yz’ + xy’z’ + xyz = x ⊕ y ⊕ z Vì x’y + xy’ = x ⊕ y nên: S = x ⊕ y ⊕ z C = xy + (x’y ⊕ xy’)z C = xy + xz + yz = xy + (x’y ⊕ xy’)z
- Mạch cộng (tt) Các ô trong bảng đồ S không thể kết hợp vì không có các ô liền kề. Ngoài ra S bằng 1 khi số ngõ vào 1 là lẻ nên S là hàm lẻ. Các ô trong bảng đồ C có thể kết hợp theo nhiều cách khác nhau như: C = xy + (x’y + xy’)z Với cách này cho phép ghép 2 mạch nữa cộng thành mạch cộng.
- Mạch giải mã và mã hoá Mạch giải mã: Là mạch tổ hợp đổi thông tin nhị phân với n ngõ nhập thành 2n ngõ xuất. Nếu ngõ nhập có một số tổ hợp không dùng thì số ngõ ra có thể ít hơn 2n ; mạch giải mã này gọi là mạch giải mã n –m, với m ≤ 2n Mục đích của mạch giải mã là tạo ra 2n (hoặc ít hơn) tổ hợp nhị phân của n biến nhập. Khi các biến nhập tạo số nhị phân có trị k thì ngõ ra thứ k sẽ cao, các ngõ khác sẽ thấp. Mạch giải mã có n nhập và m xuất còn gọi là mạch giải mã n x m
- Mạch giải mã và mã hoá (tt) Sơ đồ mạch giải mã Mạch toàn cộng
- Mạch giải mã và mã hoá (tt) Mạch giải mã cổng NAND: Một số mạch giải mã tạo ra từ cổng NAND thay vì AND. Nó tạo ra ngõ xuất theo dạng đảo. Ngoài ra ta có thể ghép hai hoặc nhiều mạch nhỏ để tạo ra mạch lớn hơn
- Mạch giải mã và mã hoá (tt) Mạch mã hoá: Mạch mã hóa thực hiện tác vụ ngược lại với mạch giải mã. Mạch mã hóa có 2n (hoặc ít hơn) ngõ nhập và n ngõ nhập. Ngõ xuất tạo mã nhị phân tương ứng trị nhập. Giả sử chỉ có một ngõ vào 1 tại một thời điểm. Nếu ngõ đó là ngõ thứ k thì các ngõ tạo thành số nhị phân trị k.
- Mạch dồn Là mạch tổ hợp nhận thông tin từ 1 trong 2n ngõ nhập và đưa ra ngõ xuất. Việc xác định đường nhập vào được xuất do các ngõ nhập chọn. Mạch dồn 2n1 có 2n nhập, 1 xuất và n ngõ nhập chọn.
- RÚT GỌN HÀM BOOLEAN F ( A, B ) = A + AB A B F F = A + AB = A( B + B ) + AB = AB + AB + AB + AB = A + B A F B
- RÚT GỌN HÀM BOOLEAN Hai hàm Boolean bằng nhau khi với cùng ngõ vào chúng cho ngõ ra giống nhau. Khi thực hiện mạch, ta nên đưa hàm Boolean về dạng tối ưu nhất Điều đó giúp thực hiện hàm Boolean với số cổng ít nhất, giảm chi phí thực hiện và tăng tốc độ của mạch.
- DẠNG CHÍNH TẮC SOP a b c F Condition that a is 0, b is 0, c is 1. 0 0 0 0 0 0 1 1 a •b •c 0 1 0 1 a •b •c 0 1 1 1 a •b •c Function F is true if any of 1 0 0 0 these and-terms are true! 1 0 1 1 a •b •c 1 1 0 1 a •b •c OR 1 1 1 0 F = (a • b • c ) + (a • b • c ) + (a • b • c ) + ( a • b • c ) + (a • b • c ) Sum-of-Products form (SOP)
- CÁC DẠNG CHÍNH TẮC a b c F Một minterm là một tích của các biến ngõ vào, các biến ở dạng 0 0 0 0 a •b •c = m0 bình thường hoặc là bù. 0 0 1 1 a •b •c = m1 0 1 0 1 a •b •c = m2 Note: Binary ordering 0 1 1 1 a •b •c = m3 1 0 0 0 a •b •c = m4 1 0 1 1 a •b •c = m5 a •b•c Dạng chính tắc 1 (SOP) gồm các minterm 1 1 0 1 = m6 OR lại với nhau 1 1 1 0 a •b•c = m7 F = (a • b • c ) + ( a • b • c ) + ( a • b • c ) + (a • b • c ) + ( a • b • c ) F = m1 + m2 + m3 + m5 + m6 F = ∑ m (1,2,3,5,6)
- Two variables: Three variables: a b minterm a b c minterm 0 0 0 a’b’c’ = m0 0 0 a’b’ = m0 0 0 1 a’b’c = m1 0 1 a’b = m1 0 1 0 a’b c’ = m2 1 0 a b’ = m2 0 1 1 a’b c = m3 1 1 a b = m3 1 0 0 a b’c’ = m4 1 0 1 a b’c = m5 1 1 0 a b c’ = m6 1 1 1 a b c = m7
- a b c d minterm Four variables: 0 0 0 0 a’b’c’d’ = m0 0 0 0 1 a’b’c’d = m1 0 0 1 0 a’b’c d’ = m2 0 0 1 1 a’b’c d = m3 0 1 0 0 a’b c’d’ = m4 0 1 0 1 a’b c’d = m5 0 1 1 0 a’b c d’ = m6 0 1 1 1 a’b c d = m7 1 0 0 0 a b’c’d’ = m8 1 0 0 1 a b’c’d = m9 1 0 1 0 a b’c d’ = m10 1 0 1 1 a b’c d = m11 1 1 0 0 a b c’d’ = m12 1 1 0 1 a b c’d = m13 1 1 1 0 a b c d’ = m14
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Bài giảng môn học Khai phá dữ liệu: Bài mở đầu - ThS. Nguyễn Vương Thịnh
36 p | 195 | 44
-
Giáo trình môn học Cấu trúc máy tính - Nghề: Quản trị mạng - Trình độ: Cao đẳng nghề (Phần 2)
62 p | 156 | 27
-
Bài giảng môn học Cấu trúc Dữ liệu và Giải thuật: Phần 1
21 p | 204 | 16
-
Bài giảng môn học Cấu trúc máy tính: Bài 5
30 p | 137 | 13
-
Bài giảng môn học Cấu trúc máy tính: Bài 1
34 p | 100 | 12
-
Bài giảng môn học Cấu trúc máy tính: Bài 8
47 p | 174 | 12
-
Bài giảng môn học Quản lý mạng viễn thông - Hoàng Trọng Minh
146 p | 94 | 11
-
Bài giảng môn học Cấu trúc máy tính: Bài 9
23 p | 127 | 11
-
Bài giảng môn học Cấu trúc máy tính: Bài 6
22 p | 135 | 10
-
Bài giảng môn học Cấu trúc Dữ liệu và Giải thuật: Phần 2
63 p | 145 | 10
-
Bài giảng môn học Cấu trúc máy tính: Bài 7
29 p | 105 | 8
-
Bài giảng môn học Cấu trúc máy tính: Bài 10
45 p | 131 | 8
-
Bài giảng môn học Cấu trúc máy tính: Bài 2
15 p | 108 | 7
-
Bài giảng môn học Cấu trúc máy tính: Bài 3
14 p | 118 | 5
-
Bài giảng môn học Nguyên lý hệ điều hành: Chương 3 – Đỗ Văn Uy
50 p | 73 | 5
-
Bài giảng môn học: Cấu trúc dữ liệu và giải thuật
0 p | 95 | 4
-
Giới thiệu môn học Cấu trúc dữ liệu và giải thuật - ThS. Nguyễn Thị Khiêm Hòa (ĐH Ngân hàng TP.HCM)
9 p | 65 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn