Tr ng Đ i H c Kinh T Kĩ ườ ạ ọ ế
Thu t Công Nghi pậ ệ
******
Khoa Công Ngh Thông Tinệ
L p CNTT 4A2ớ
Bài Th o lu n ả ậ
Môn Ki n trúc máy tínhế
Giáo viên HD : Tr n Thanh Đ iầ ạ
Nhóm Th o lu n 5ả ậ
Đ Văn M nhỗ ạ
Nguy n Th Thi pễ ị ệ
Nguy n Th Quỳnh H ngễ ị ươ
Tr n Th Tìnhầ ị
Đ Th Tuy tỗ ị ế
Vũ Đình Vinh
Nghiên c u c u trúc các dòng chip ứ ấ
Intel Core I hi n nay.ệ
Ph n 1 – S l c v dòng chip core I c a Intelầ ơ ượ ề ủ
Hi n t i, Intel có khá nhi u dòng BXL Core i khác nhau nh m đáp ng ệ ạ ề ằ ứ
nhu c u t ph thông đ n cao c p.ầ ừ ổ ế ấ
K t khi ki n trúc Nehalem thay th ki n trúc Core 2, ể ừ ế ế ế Intel đã liên t c cho ụ
ra đ i nhi u dòng b x lý (BXL) d a trên n n t ng này v i nh ng cách đ t ờ ề ộ ử ự ề ả ớ ữ ặ
tên hoàn toàn m i. V y có gì khác nhau gi a nh ng dòng BXL đó? M i ớ ậ ữ ữ ờ
b n cùng Test Lab đi m qua m t vài ạ ể ộ công nghệ n i b t cũng nh nh ng ổ ậ ư ữ
đi m ểkhác bi tệ c a chúng.ủ
Đ c đi m chung c a Nehalemặ ể ủ
Tr c đây các BXL Core 2 mu n giao ti p v i các thành ph n khác đ u ướ ố ế ớ ầ ề
ph i thông qua chipset c u b c b ng tuy n FSB (Front Side Bus) khi n ả ầ ắ ằ ế ế
hi u su t ho t đ ng c a các thành ph n quan tr ng c n băng thông l n ệ ấ ạ ộ ủ ầ ọ ầ ớ
nh b nh RAM, card đ h a b gi m. Đ gi i quy t đi u này Intel đã tích ư ộ ớ ồ ọ ị ả ể ả ế ề
h p luôn m t chip đi u khi n b nh trong BXL giúp tăng t c đ giao ti p ợ ộ ề ể ộ ớ ố ộ ế
v i b nh , băng thông giao ti p gi a BXL v i các thành ph n khác trong ớ ộ ớ ế ữ ớ ầ
h th ng. Cùng v i vi c tích h p thêm chip vào BXL thì s chân giao ti p ệ ố ớ ệ ợ ố ế
gi a BXL và bo m ch ch (BMC) cũng nhi u h n tr c đây.ữ ạ ủ ề ơ ướ
Ki n trúc t ng quát h th ng Bloomfield ế ổ ệ ố
H th ng b nh đ m (cache) trên các BXL m i cũng có chút thay đ i v i ệ ố ộ ớ ệ ớ ổ ớ
vi c tăng c ng thêm m c cache L3 dùng chung (L1, L2 riêng trên m i ệ ườ ứ ỗ
nhân) thay vì ch có 2 m c cache là L1 riêng trên m i nhân và L2 dùng ỉ ứ ỗ
chung nh Core 2. u đi m c a thi t k này giúp vi c trao đ i ư Ư ể ủ ế ế ệ ổ d li uữ ệ gi a ữ
các nhân hi u qu h n mà không c n thông qua các cache bên trong c a ệ ả ơ ầ ủ
m i nhân. Giao th c truy xu t d li u trong cache c a các nhân cũng có s ỗ ứ ấ ữ ệ ủ ự
chuy n bi n thành giao th c MESIF (Modified, Exclusive, Shared, Invalid ể ế ứ
and Forward) giúp gi m b t t n su t truy c p cache c a các nhân đ nâng ả ớ ầ ấ ậ ủ ể
cao hi u qu tính toán song song.ệ ả
Ngoài ra, trong vi ki n trúc Nehalem, Intel l n đ u tiên còn tích h p m t ế ầ ầ ợ ộ
chip đi u khi n năng l ng PCU (Power Control Unit) đ hi n th c công ề ể ượ ể ệ ự
ngh m i là Turbo Boost, giúp t đ ng chuy n năng l ng d th a t ệ ớ ự ộ ể ượ ư ừ ừ
nh ng nhân “r nh r i” sang nhân đang c n t i công vi c l n và nhân này ữ ả ỗ ầ ả ệ ớ
s ho t đ ng m c xung nh p cao h n m c đ nh nh m tăng hi u qu ẽ ạ ộ ở ứ ị ơ ặ ị ằ ệ ả
đ ng th i cũng ti t ki m đi n h n. Và m t công ngh khá quen thu c trên ồ ờ ế ệ ệ ơ ộ ệ ộ
các dòng vi x lý Pentium 4 tr c đây v n b quên lãng trên ki n trúc Core ử ướ ố ị ế
2 do không c i thi n nhi u hi u năng, gi đây đã tr l i là Hyper Threading ả ệ ề ệ ờ ở ạ
(công ngh siêu phân lu ng - HT) nh u đi m c a ki n trúc Nehalem. V i ệ ồ ờ ư ể ủ ế ớ
công ngh này m i nhân trong BXL có th x lý cùng lúc đ n hai lu ng, ệ ỗ ể ử ế ồ
mang l i hi u năng cao h n khi ch y đa nhi m cũng nh các ng d ng đa ạ ệ ơ ạ ệ ư ứ ụ
lu ng.ồ