Bài 6 : Mạch Khuếch Đại Dùng Transistor Trường (FET)
47
BÀI 6 : MẠCH KHUẾCH ĐẠI DÙNG
TRANSISTOR TRƯỜNG (FET)
Điểm đánh giá CBGD nhận xét và ký tên
Chuẩn bị
Lý thuyết
Báo cáo
kết quả TN
Kiểm tra
Kết quả
PHẦN I : CÁC CÂU HỎI CHUẨN BỊ Ở NHÀ
Căn cứ vào kiến thức đã học ở các môn Điện Tử 1, ĐIện Tử 2, Phần Cơ Sở Lý Thuyết gợi ý
của Giáo Trình Hướng Dẫn Thí Nghiệm Điện Tử Tương Tự, và cũng nhằm mục đích hiểu kỹ
tiến trình thí nghiệm, kiểm chứng bằng thực nghiệm những kiến thức lý thuyết đã học, sinh
viên phải chuẩn bị trước ở nhà những kiến thức sau đây trước khi vào Phòng Thí Nghiệm
:
I.1. Cho mạch điện cùng các trị số như Hình 6-1. Giả thiết dòng điện IS mong muốn là
1.9mA. Xác định điện áp phân cực VGS của mạch.
1. Tính Điện áp Phân cực VGS của mạch:
..........................................................................................................................................
............................................................................................................................................
............................................................................................................................................
............................................................................................................................................
............................................................................................................................................
............................................................................................................................................
............................................................................................................................................
Hình 6-1 Phân cực FET mắc kiểu CS
Rs
2.2K
RL
OUT
C1
Cs
T1
JFET-N
D
G
S
IN
+20V
R1
15M
R2
2.2M
Bài 6 : Mạch Khuếch Đại Dùng Transistor Lưỡng Cực (BJT)
48
I.2. Cho mạch điện cùng các trị số như Hình 6-2. Giả thiết MOSFET hoạt động tại
ID=IDSS/2 và IDSS = 6mA, VGSoff (hay VP) = -6V. Xác định VGS, VDS
Khảo sát DC :
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
................................................................................................................................................
I.3. Cho mạch điện cùng các trị số như Hình 6-3. Giả thiết rd = ∞ , IDSS = 8mA, VP = -4V,
VGSQ = -0.94V. Xác định Av , Zi, Zo .
1. Sơ đồ tương đương AC của mạch:
Hình 6-3 Khuếch đại JFET
Hình 6-2:
P
hân c
ự
c MOSFET kênh
N
T1
2N3797
R2
10M
+12V
R4
1.3K
IN
R1
47M
C1
R3
1.3K OUT
C2
IN
Rg
1M
T1
JFET-N
D
G
S
Cs
OUT
Rd1.2K
C1
Rs
200
+16V
Bài 6 : Mạch Khuếch Đại Dùng Transistor Trường (FET)
49
2. Tính giá trị Av , Zi, Zo :
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
Bài 6 : Mạch Khuếch Đại Dùng Transistor Lưỡng Cực (BJT)
50
PHẦN II : KẾT QUẢ THỰC NGHIỆM
Phần này bao gồm các kết quả và số liệu thu nhận được từ thực nghiệm của Phần II : Tiến
Trình Thí Nghiệm (trong Giáo Trình Thí Nghiệm) và nhận xét của sinh viên khi đối chiếu với
lý thuyết đã học.
II.1 TRANSISTOR TRƯỜNG NỐI KIỂU SOURCE CHUNG:
II.1.1 Phân cực dc:
Vẽ lại sơ đồ nguyên lý mạch khuếch đại dùng FET (Mạch A6-1)
Không cấp điện thế nuôi cho cực cổng của JFET.
Ghi giá trị dòng và thế trên transistor trường :
VGS = ……………………., VDS = ……………………., ID =
…………………….
Giải thích đặc điểm khác biệt giữa transistor trường FET (yếu tố điều khiển bằng
thế) và transistor lưỡng cực BJT (yếu tố điều khiển bằng dòng).
…………………………………………………………………………………………
………………………………………………………………………
…………………………………………………………………………………………
………………………………………………………………………
…………………………………………………………………………………………
………………………………………………………………………
…………………………………………………………………………………………
………………………………………………………………………
Ngắt J3 , nối J1, J2 để phân cực thế cho cổng của JFET
Chỉnh biến trở P1 từng bước để có điện áp điều khiển VGS như bảng A6-1. Đo điện
áp VDS, tính dòng ID qua FET ghi kết quả vào bảng
Bảng A6- 1
VGS (V) 1 0,5 0 -0,5 -1V -1,5 -2V -3V -4V -5V
VDS (V)
ID (mA)
a. Biểu diễn trên đồ thị các giá trị đo được giữa dòng ID (trục y) và thế VGS
(trục x)..
Bài 6 : Mạch Khuếch Đại Dùng Transistor Trường (FET)
51
b. Xác định giá trị điện thế nghẽn VP (punch off) = ………………… (V)
II.1.2 KHẢO SÁT CHẾ ĐỘ XOAY CHIỀU AC:
II.1.2.1 Ngắt J3, nối J1, J2 , Chỉnh P2 để dòng qua T1 ~ 1mA
Bảng 6-2
Thông số cần đo Trị số điện áp vào VIN (p-p) = 100 mV
VOUT
Độ lợi điện áp Av =
p)-IN(p
p)-OUT(p
V
V
Độ lệch pha ΔΦ
Quan sát trên dao động ký và vẽ trên cùng một hệ trục tọa độ dạng tín hiệu điện
áp ngõ vào (VIN) và tín hiệu điện áp ngõ ra (VOUT)