hoangquang.dientu@gmail.com Nhận hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA
BÀI 2: CÁC THÀNH PHẦN MẠCH SỐ
1
FPGA Class 30/05/2013
Nội dung chính
Các cổng logic (Ký hiệu và chức năng) D Flip-Flop và Chốt (Latch). Mux và De-MUX. Mạch tổ hợp và tuần tự (quan trọng) Reset đồng bộ và reset bất đồng bộ (quan
trọng)
2
FPGA Class 30/05/2013
Các cổng logic
Cổng NAND Cổng đảo, cổng đệm, cổng đệm 3 trạng thái Cổng AND, cổng OR và cổng NOR Cổng XOR và Cổng XNOR
3
FPGA Class 30/05/2013
Cổng NAND
Ký hiệu: Symbol
Bảng sự thật: Truth Table
Cấu trúc CMOS
Chuyển đổi tương đương
Chỉ bằng 0 khi tất cả ngõ vào bằng 1
1 đơn vị cổng (gate) = 1 cổng NAND hai ngõ vào
4
FPGA Class 30/05/2013
Cổng đảo, cổng đệm, cổng 3 trạng thái
Tri-state buffer gate
Buffer gate
Inverter gate (NOT gate)
5
FPGA Class 30/05/2013
Cổng AND, cổng OR và cổng NOR
Chỉ bằng 1 khi tất cả ngõ vào bằng 1
Bằng 1 khi tất cả ngõ vào bằng 0
Bằng 1 khi 1 trong các ngõ vào bằng 1
6
FPGA Class 30/05/2013
Cổng XOR và XNOR
Exclusive OR gate (EX-OR)
Exclusive NOR gate (EX-NOR)
Hai ngõ vào khác nhau thì ngõ ra bằng 1. (So sánh khác)
Hai ngõ giống nhau thì ngõ ra bằng 1. (So sánh bằng)
7
FPGA Class 30/05/2013
D Flip-Flop và D Latch
Theo mức của tín hiệu clock
Theo cạnh của tín hiệu clock
Cấu tạo
Dạng sóng hay giản đồ định thời (Timing Diagram)
8
FPGA Class 30/05/2013
MUX và DE-MUX
De-Multiplexer (Mạch phân kênh)
Multiplexer (Mạch dồn kênh)
Ký hiệu
Cấu tạo
9
FPGA Class 30/05/2013
Mạch tổ hợp (Combinational Circuit)
Mạch tổ hợp chỉ bao gồm các cổng logic. Giá trị ngõ ra của một mạch tổ hợp chỉ phụ
thuộc vào giá trị ngõ vào hiện tại, không phụ thuộc vào giá trị ngõ vào hay ngõ ra trước đó.
Chúng ta phải luôn chú ý đến hai điển quan
trọng trong mạch tổ hợp là: Không có các phần tử “nhớ” lưu giá trị trước đó
của ngõ ra.
Không có hồi tiếp (feedback).
10
FPGA Class 30/05/2013
Mạch tuần tự (Sequential Circuit)
Bao gồm cổng logic và các phần tử nhớ
(FlipFlop, thanh ghi).
Ngõ ra phụ thuộc vào giá trị ngõ vào hiện tại và còn có thể phụ thuộc vào trạng thái trước đó của chính nó.
Chú ý đến hai điểm quan trọng trong mạch
tuần tự là: Lưu được giá trị trạng thái trước đó. Có thể có hồi tiếp
11
FPGA Class 30/05/2013
Ví dụ minh họa mạch tổ hợp và tuần tự
Mạch logic tổ hợp
Mạch tổ hợp
Phần tử nhớ
Mạch tuần tự
12
FPGA Class 30/05/2013
Reset đồng bộ (Synchronous reset)
Reset chỉ được thực hiện khi tín hiệu reset tích
cực và có cạnh clock (cạnh lên hoặc cạnh xuống).
13
FPGA Class 30/05/2013
Reset bất đồng bộ (Asynchronous reset)
Reset xảy ra ngay khi tín hiệu reset tích cực
bất chấp tín hiệu clock.
14
FPGA Class 30/05/2013
KẾT THÚC BÀI 2
15
FPGA Class 30/05/2013
