![](images/graphics/blank.gif)
Kiến trúc máy tính - Chương 5
lượt xem 11
download
![](https://tailieu.vn/static/b2013az/templates/version1/default/images/down16x21.png)
Mạch lật kích thích bằng mức (level triggered),còn mạch lật lề kích thích bằng biên (edge triggered). Thiết kế mạch tuần tự dùng mạch lật SR. Khi ngõ nhập x=0, trạng thái mạch lật lề không thay đổi, ngõ xuất y=0. Khi x=1, dãy trạng thái là 11,10,01,00 và lặp lại còn ngõ xuất y sẽ có giá trị là 1 khi số bit trạng thái mạch lật lề bằng 1 là lẻ, các trường hợp còn lại thì bằng 0.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Kiến trúc máy tính - Chương 5
- Chương 5 – Mạch Tuần tự 5.1. Xung đồng hồ 5.2. Mạch lật (chốt – latch) 5.2.1. Mạch lật SR (SR-latch) 5.2.2. Mạch lật D 5.2.3. Mạch lật IK 5.3.4. Mạch lật T 5.3. Mạch lật lề (Flip-flop) 5.4. Mạch tuần tự Khoa KTMT Vũ Đức Lung 1
- Xung đồng hồ h.a) Đồng hồ (clock) – bộ phát tần (impulse generator) - thời gian chu kỳ đồng hồ (clock cycle time) h.b – giản đồ thời gian của tín hiệu đồng hồ (4 tín hiệu thời gian cho các s ự kiện khác nhau) Sự sinh tín hiệu đồng hồ không cân xứng?? Khoa KTMT Vũ Đức Lung 2
- Mạch lật (Chốt - Latch) Sơ đồ và ký hiệu chốt SR không dùng tín hiệu đồng hồ S R Q(t+1) 0 0 Q(t) No change 0 1 0 Clear to 0 1 0 1 Set to 1 1 1 X Indeterminate S R Q _ Q Khoa KTMT Vũ Đức Lung 3
- SR-latch b) Mạch lật SR dùng tín hiệu đồng hồ Khoa KTMT Vũ Đức Lung 4
- D latch D Q D Q(t+ 1) Q 0 0 Clear to 0 C 1 1 Set to 1 U 1 2 D 1 2 U 3 3 1 _ 3 Q AN D 2 N O R 2 C U 4 U 2 2 2 1 U 5 1 3 Q 2 1 3 N O R 2 AN D 2 N O T Khoa KTMT Vũ Đức Lung 5
- JK latch Từ mạch lật SR Khắc phục nhược điểm của SR J K Q( t+ 1) J Q 0 0 Q(t) No change C Q 0 1 0 Clear to 0 K 1 0 1 Set to 1 1 1 Q (t ) Complement Khoa KTMT Vũ Đức Lung 6
- T latch Từ JK latch Nối J với K T Q T Q(t+ 1) Q 0 Q(t) No change C 1 Q (t ) Complement Khoa KTMT Vũ Đức Lung 7
- Mạch lật lề (Flip-flop) Mạch lật kích thích bằng mức (level triggered),còn mạch lật lề kích thích bằng biên (edge triggered) Flip-flop D với chuyển tiếp dương: D Q Clock C Q Output Chuyển tiếp lề cannot dương change Khoa KTMT Vũ Đức Lung 8
- Flipflop D Biểu đồ trạng thái Time Khoa KTMT Đồ thị dạng tín hiệu Vũ Đức Lung 9
- Flip-flop D Flip-flop D với chuyển tiếp âm D Q C Q Khoa KTMT Vũ Đức Lung 10
- 4. Bảng kích thích Bảng kích thích của bốn mạch lật lề Q(t) Q(t+1) S R D Q(t) Q(t+1) D SR 0 0 0 X 0 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 X 0 1 1 1 Q(t) Q(t+1) J K Q(t) Q(t+1) T J 0 0 0 X 0 0 0 K 0 1 1 x T 0 1 1 1 0 x 1 1 0 1 1 1 X 0 1 1 0 Khoa KTMT Vũ Đức Lung 11
- Mạch tuần tự Input Combinational Output circuit Flipflops Clock Qui trình thiết kế mạch tuần tự – Bước 1: Chuyển đặc tả mạch sang lược đồ trạng thái – Bước 2: lược đồ trạng thái => bảng trạng thái – Bước 3: Từ bảng trạng thái viết hàm cho các ngõ nhập của Flip-flops – Bước 4: vẽ sơ đồ mạch Khoa KTMT Vũ Đức Lung 12
- Ví dụ thiết kế mạch tuần tự Thiết kế mạch tuần tự dùng mạch lật SR. Khi ngõ nhập x=0, trạng thái mạch lật lề không thay đổi, ngõ xuất y=0. Khi x=1, dãy trạng thái là 11,10,01,00 và lặp lại còn ngõ xuất y sẽ có giá trị là 1 khi số bit trạng thái mạch lật lề bằng 1 là lẻ, các trường hợp còn lại thì bằng 0. Khoa KTMT Vũ Đức Lung 13
- THANH GHI - Thanh ghi là một nhóm các mạch lật (mỗi mạch lưu 1 bit dữ liệu) và các cổng tác dộng đến chuyển tiếp c ủa nó - Thanh ghi đơn giản nhất -chốt RS Sơ đồ, ký hiệu chốt RS S R Q(t+1) 0 0 Q(t) No change 0 1 0 Clear to 0 1 0 1 Set to 1 1 1 X Indeterminate Khoa KTMT Vũ Đức Lung 14
- I0 D Q A0 Clock CLK CLR • Thanh ghi nạp song song I1 D Q A1 CLK CLR I2 D Q A2 CLK CLR I3 D Q A3 Thanh ghi nạp song song CLK - Thanh ghi 4 bit CLR Clear Khoa KTMT Vũ Đức Lung 15
- Thanh ghi dịch 4 bit • Thanh ghi có khả năng dịch thông tin nhị phân theo một ho ặc cả 2 hướng được gọi là thanh ghi dịch Serial input D Q D Q D Q D Q Serial output CLK CLK CLK CLK Clock • Serial input – cho dữ liệu đi vào • Serial ouput – cho dữ liệu ra • Clock – xung đồng hồ để điều khiển các thao tác dịch Khoa KTMT Vũ Đức Lung 16
- - IC Flip-Flop từ đó có thể tạo các thanh ghi Khoa KTMT Vũ Đức Lung 17
- BỘ NHỚ Bộ nhớ (memory) là thành phần lưu trữ chương trình và dữ liệu trong máy tính. Bit – Đơn vị cơ bản của bộ nhớ là số nhị phân, gọi là bit. Địa chỉ bộ nhớ - Bộ nhớ gồm một số ô (hoặc vị trí), mỗi ô (cell) có thể chứa một mẩu thông tin. Mỗi ô gắn một con số gọi là địa chỉ (address), qua đó chương trình có thể tham chiếu nó. – Tất cả các ô trong bộ nhớ đều chứa cùng số bit. – Các ô kế cận có địa chỉ liên tiếp nhau. Ô là đơn vị có thể lập địa chỉ nhỏ nhất -> chuẩn hóa ô 8 bit, gọi là byte. Byte nhóm lại thành từ (word) – hầu hết các lệnh được thực hiện trên từ. Khoa KTMT Vũ Đức Lung 18
- Tổ chức bộ nhớ Khoa KTMT Vũ Đức Lung 19
![](images/graphics/blank.gif)
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Khắc phục hỏng hóc máy in
4 p |
415 |
228
-
Bài tập lớn Kiến trúc Máy tính
3 p |
485 |
51
-
Bên trong kiến trúc Core của Intel (Phần 2)
8 p |
150 |
45
-
GIÁO TRÌNH KIẾN TRÚC MÁY TÍNH_CHƯƠNG 5
18 p |
159 |
38
-
kiến trúc máy tính Vũ Đức Lung phần 5
13 p |
107 |
23
-
Mô hình Kiến trúc Hướng Dịch vụ với Kiến trúc sư Phần mềm Rational: Phần 5
6 p |
134 |
19
-
5 bước đơn giản cải thiện hiệu suất máy tính
8 p |
88 |
16
-
Giải đáp 5 câu hỏi bí ẩn về máy tính
3 p |
142 |
13
-
5 điều bạn nên biết về CPU Intel Sandy Bridge
10 p |
145 |
13
-
Bài giảng Kiến trúc máy tính: Tuần 5 - ĐH Công nghệ thông tin
26 p |
83 |
10
-
Bài giảng Mạng máy tính: Bài 5 - Nguyễn Hữu Thể
24 p |
119 |
8
-
Bài giảng Kiến trúc máy tính: Bài 5 - ThS. Phan Thanh Toàn
52 p |
42 |
8
-
5 điều chưa biết về các máy tính đời cũ
3 p |
100 |
7
-
5 điều bạn nên biết về AMD Fusion
10 p |
110 |
7
-
Công cụ soát lỗi trên máy Mac
6 p |
120 |
6
-
BÀI 5 : CÁC GIẢI PHÁP ĐỒNG BỘ HOÁ
7 p |
53 |
5
-
Bài giảng Lập trình mạng: Bài 5 - Bùi Trọng Tùng
21 p |
45 |
5
-
Những điều cần biết về USB 3.0
3 p |
91 |
4
![](images/icons/closefanbox.gif)
![](images/icons/closefanbox.gif)
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn
![](https://tailieu.vn/static/b2013az/templates/version1/default/js/fancybox2/source/ajax_loader.gif)