Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 11

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:7

Thêm vào BST

Báo xấu

107
lượt xem 37
download

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 11

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Monitor VGA chuẩn là một khung gồm nhiều pixel, có thể được chia thành nhiều hàng và cột. Một monitor VGA chứa ít nhất 480 hàng, mỗi hàng có 640 pixel, mỗi pixel có thể hiển thị màu khác nhau, tuỳ thuộc vào các trạng thái của các tín hiệu màu đỏ, xanh lá cây và xanh dương. Mỗi monitor VGA có 1 xung nội để xác định mỗi khi pixel được cập nhật. Xung này hoạt động ở tần số 25.175 MHz của VGA chuẩn. Monitor làm tươi màn hình bằng cách điều khiển cục bộ tín hiệu đồng bộ...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 11

Chương 11: Hoaït ñoäng Driver VGA Monitor VGA chuaån laø moät khung goàm nhieàu pixel, coù theå ñöôïc chia thaønh nhieàu haøng vaø coät. Moät monitor VGA chöùa ít nhaát 480 haøng, moãi haøng coù 640 pixel, moãi pixel coù theå hieån thò maøu khaùc nhau, tuyø thuoäc vaøo caùc traïng thaùi cuûa caùc tín hieäu maøu ñoû, xanh laù caây vaø xanh döông. Moãi monitor VGA coù 1 xung noäi ñeå xaùc ñònh moãi khi pixel ñöôïc caäp nhaät. Xung naøy hoaït ñoäng ôû taàn soá 25.175 MHz cuûa VGA chuaån. Monitor laøm töôi maøn hình baèng caùch ñieàu khieån cuïc boä tín hieäu ñoàng boä doïc vaø ñoàng boä ngang. Moãi chu kyø laøm töôi cuûa monitor ñöôïc baét ñaàu baèng caùch caäp nhaät caùc pixel ôû goùc traùi phía treân cuûa maøn hình, noù ñöôïc xem nhö ñieåm goác cuûa truïc toïa ñoä X – Y. Sau khi laøm töôi pixel ñaàu tieân, monitor seõ laøm töôi nhöõng pixel keá tieáp treân moät haøng. Khi monitor nhaän ñöôïc xung ñoàng boä ngang, noù seõ laøm töôi caùc pixel cuûa doøng keá tieáp. Quaù trình naøy ñöôïc laëp laïi cho ñeán khi monitor chaïm giôùi haïn döôùi cuûa maøn hình. Khi monitor chaïm giôùi haïn döôùi cuûa maøn hình, xung ñoàng boä ñoïc seõ ñöôïc phaùt. Vì vaäy monitor seõ baét ñaàu laøm töôi laïi caùc pixel ôû phía treân maøn hình. *Ñònh thôøi cho VGA
Ñeå monitor VGA hoaït ñoäng ñuùng, noù phaûi nhaän döõ lieäu ôû thôøi gian ñaëc bieät vôùi xung ñaëc bieät. Xung ñoàng boä ngang vaø ñoàng boä doïc phaûi xuaát hieän ôû thôøi gian ñaëc bieät ñeå ñoàng boä vôùi monitor trong khi noù nhaän döõ lieäu maøu. Hình döôùi theå hieän soùng thôøi gian cho thoâng tin maøu töông öùng tín hieäu ñoàng boä ngang vaø ñoàng boä doïc. Taàn soá hoaït ñoäng vaø soá pixel maø monitor phaûi caäp nhaät ñeå xaùc ñònh thôøi gian ñöôïc yeâu caàu caäp nhaät moãi pixel vaø caäp nhaät cho toaøn boä maøn hình. Caùc haøm beân döôùi tính toaùn thôøi gian ñöôïc yeâu caàu cho monitor thöïc hieän taát caû caùc leänh cuûa noù.
Monitor ghi vaøo maøn hình baèng caùch göûi caùc tín hieäu maøu ñoû, xanh laù caây, xanh döông, tín hieäu ñoàng boä ngang vaø ñoàng boä doïc khi maøn hình ôû nhöõng vò trí yeâu caàu. Moãi laàn thôøi gian cuûa tín hieäu ñoàng boä ngang vaø ñoàng boä doïc chính xaùc thì monitor chæ caàn ñònh vò nôi ñeå göûi döõ lieäu. Vì vaäy noù coù theå göûi ñuùng döõ lieäu maøu cho pixel. V. Hoaït ñoäng giao dieän chuoät (Mouse) Chuoät ñöôïc noái töø maïch UP qua 6 chaân mini_DIN. Döõ lieäu ñöôïc göûi baèng caùch söû duïng giao thöùc ñoàng boä noái tieáp vaø vieäc truyeàn ñöôïc ñieàu khieån bôûi tín hieäu CLK vaø DATA. Trong suoát quaù trình khoâng truyeàn, CLK ôû möùc 1 vaø DATA coù theå ôû möùc 0 hay 1. Moãi laàn truyeàn chöùa 1 start bit, 8 bit döõ lieäu, odd parity vaø 1 stop bit. Döõ lieäu truyeàn baét ñaàu töø bit thaáp (LSB), (trình töï truyeàn laø start bit, DATA0 ñeán DATA7, odd parity vaø 1 stop bit). Start bit laø bit 0 vaø stop bit laø bit 1. Moãi chu kyø xung laø töø 30us ñeán 50us, döõ lieäu truyeàn töø caïnh döôùi cuûa xung laø töø 5us ñeán 25us.
Chuoät hoaït ñoäng treân heä toaï ñoä Cartesian (di chuyeån veà beân phaûi laø döông, di chuyeån veà beân traùi laø aâm, di chuyeån leân treân laø döông, di chuyeån xuoáng döôùi laø aâm). Söï di chuyeån bieân ñoä laø haøm toác ñoä cuûa chuoät. Chuoät di chuyeån caøng nhanh bieân ñoä caøng lôùn. PHAÀN MEÀM HOÃ TRÔÏ THIEÁT KEÁ
A. Phaàn meàm MAX + PLUS II Max + Plus II laø phaàn meàm ña chöùc naêng thöïc hieän thieát keá toång hôïp cho moät soá loaïi CPLDs vaø FPGAs cuûa haõng Altera. Noù hoã trôï bieân dòch, moâ phoûng, phaân tích ñònh thôøi vaø toång hôïp maïch cho moät soá thieát bò laäp trình nhö EPM7128C84, EPF10K20C240-4. I. Khaùi quaùt veà phaàn meàm MAX+PLUS®II Phaàn meàm phaùt trieån Max+Plus®II (Multiple Array Matrix Programmable Logic User System II) laø moät phaàn meàm thieát keá chuyeân duïng ñöôïc caùc nhaø thieát keá treân toaøn theá giôùi söû duïng. Max + Plus II cung caáp moät moâi tröôøng thieát keá hoaøn haûo ñeå taïo thaønh nhöõng thieát keá caàn thieát. Khoâng quan troïng duøng maùy tính caù nhaân hay workstation, phaàn meàm Max+Plus®II ñeàu deã söû duïng, toác ñoä xöû lyù nhanh vaø deã laäp trình cho caùc thieát bò. Max+Plus®II laø phaàn meàm ñöôïc tích hôïp ñaày ñuû, moät goùi kieán truùc ñoäc laäp cho nhöõng thieát keá logic vôùi nhöõng linh kieän coù khaû naêng laäp trình ñöôïc cuûa haõng ALTERA, bao goàm nhöõng linh kieän nhö: Classic, MAX 3000, MAX ®5000, MAX 7000, MAX 9000, FLEX ®6000, FLEX 8000 vaø FLEX 10K. MAX+PLUS®II cuõng cho pheùp chuùng ta laäp trình cho nhöõng thieát bò khaùc nhö: FLASHlogic vaø APEX. MAX+PLUS®II cung caáp nhieàu phöông phaùp thieát keá phong phuù. Coù 3 phöông phaùp thieát keá daønh cho nhöõng thieát keá phaân caáp ( hierarchical designs), soaïn thaûo floorplan (floorplan editing), toång hôïp logic (logic synthesis), phaân chia thieát keá, toái öu caùc haøm thôøi gian, duøng nhöõng thieát keá ñoäc laäp cho nhöõng thieát keá phöùc taïp hôn, töï ñoäng phaân tích thôøi gian, phaân tích loãi, töï ñoäng chæ ra nhöõng caâu leänh bò loãi trong thieát keá vaø höôùng daãn caùch söõa loãi, naïp chöông trình cho linh kieän vaø kieåm tra. MAX+PLUS®II cuõng bieân dòch caùc file input ñöôïc ñònh daïng chuaån cho döõ lieäu thieát keá nhö file daïng EDIF
netlist coù ñuoâi daïng *.edf (Electronic Design Interchange Format), file daïng VHDL netlist coù ñuoâi daïng *.vhd, file daïng Verilog HDL netlist coù ñuoâi daïng *.v vaø nhöõng file ORCARD Schematic coù ñuoâi daïng *.sch ñöôïc taïo ra trong chöông trình ORCARD. Chuùng ta coøn coù theå tích hôïp nhöõng file thieát keá coù saün ñöôïc taïo ra bôûi nhöõng chöông trình phaàn meàm nhö Altera’s A +PLUS, SAM + PLUSvaø MAX + PLUS (DOS) vaø nhöõng thieát keá MAX+PLUS®II. Beân caïnh ñoù, MAX+PLUS®II cho UNIX workstations cho pheùp chaïy chöông trình Synopsys Design Compile vaø PFGA Compiler moät caùch töï ñoäng, cho pheùp chuùng ta xöû lyù caû nhöõng thieát keá VHDL vaø Verilog HDL. Trình bieân dòch Compiler cuûa MAX+PLUS®II coù theå töï ñoäng naïp chöông trình thieát keá, töï ñoäng choïn linh kieän ñeå naïp data vaøo. Chuù yù: Caùc ñaëc ñieåm noåi baät trong ngoân ngöõ MAX+PLUS®II: 1. MAX+PLUS®II cung caáp cho ngöôøi duøng moät giao dieän ñoà hoaï hoaøn chænh vôùi heä thoáng help on_line deã söû duïng. 2. Chöông trình MAX+PLUS®II hoaøn chænh goàm 10 trình öùng duïng, ñoù cuõng chính laø caùc böôùc trong thieát keá moät chöông trình öùng duïng. 3. Nhieàu tính naêng, ñaëc ñieåm vaø caùc leänh coù theå ñöôïc duøng trong nhöõng öùng duïng khaùc nhau trong ngoân ngöõ MAX+PLUS®II. Vì vaäy, khi tìm hieåu moät öùng duïng trong ngoân ngöõ MAX+PLUS®II, chuùng ta seõ deã daøng nghieân cöùu nhöõng öùng duïng khaùc. Ví duï: chuùng ta coù theå duøng nhöõng leänh gioáng nhau trong caùc öùng duïng khaùc nhau trong ngoân ngöõ MAX+PLUS®II ñeå môû moät file, truy xuaát linh kieän laäp trình vaø bieân dòch moät project hieän haønh. Nhöõng trình soaïn thaûo trong MAX+PLUS®II nhö
Graphic, Text, Waveform Editor vaø nhöõng chöông trình phuï nhö Floorplan vaø Symbol Editor cuõng goàm nhöõng tính naêng vaø caùc coâng cuï töông töï nhö truy xuaát ñeán caùc chaân linh kieän. 4. MAX+PLUS®II cho pheùp phoái hôïp caùc kieåu file thieát keá khaùc nhau trong moâ hình phaân caáp cuûa moät ñoái töôïng, choïn ñònh daïng cho moãi khoái chöùc naêng. Döïa vaøo 300 thieát keá coù saün trong thö vieän, nhöõng khoái logic phöùc taïp (megafunctions), nhöõng khoái logic duøng nhöõng coång nhö AND, OR, XOR, NOR (macrofunctions), AHDL vaø nhöõng thieát keá duøng EDIF, VHDL, Verilog HDL, ORCAD, Xilinx Interfaces. Vôùi nhöõng thö vieän naøy, chuùng ta coù theå taïo ra nhöõng thieát keá logic khaùc. 5.Chuùng ta coù theå cuøng luùc laøm vieäc vôùi nhieàu öùng duïng MAX+PLUS®II. Ví duï, chuùng ta coù theå môû nhieàu file project, trao ñoåi thoâng tin giöõa nhöõng project trong khi bieân dòch hay moâ phoûng nhöõng project khaùc. Khi chuùng ta môû moät file thieát keá, MAX+PLUS®II töï ñoäng choïn chöông trình thích hôïp caên cöù vaøo ñònh daïng file. 6. MAX+PLUS II Compiler laø chöông trình chính cuûa MAX+PLUS®II, cung caáp khaû naêng xöû lyù raát maïnh cho caùc project. Töï ñoäng xaùc ñònh loãi vaø ñöa ra nhöõng höôùng daãn ñeå xöû lyù loãi. Trình bieân dòch cho pheùp taïo ra nhieàu file output khaùc nhau cho nhöõng moâ phoûng, phaân tích ñònh thôøi, naïp chöông trình linh kieän, goàm nhöõng file nhö EDIF, Verilog HDL vaø VHDL duøng cho nhöõng coâng cuï chuaån khaùc nhau.