Nghiên cứu tổng quan mạch lái được sử dụng trong điện tử công suất

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:3

Thêm vào BST

Báo xấu

1
lượt xem 0
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Trong bài viết này, nhóm tác giả hệ thống các nghiên cứu và đặc điểm chính cần có của mạch lái và giới thiệu mô phỏng để thử nghiệm các van thế hệ mới (GaN) với hệ thống kiểm tra xung đôi (Double pulse test).

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Nghiên cứu tổng quan mạch lái được sử dụng trong điện tử công suất

Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5 NGHIÊN CỨU TỔNG QUAN MẠCH LÁI ĐƯỢC SỬ DỤNG TRONG ĐIỆN TỬ CÔNG SUẤT Bùi Văn Đại, Phạm Đức Đại Trường Đại học Thủy lợi, email: buidai68@gmail.com 1. GIỚI THIỆU CHUNG này cũng yêu cầu các đặc điểm khác nhau. Ví dụ ở mạch nửa cầu trên hình 1(c), van phía Các bộ biến đổi điện tử công suất chiếm dưới có sẵn điểm nối đất, do vậy mạch lái có vai trò quan trọng và cốt lõi trong các ứng yêu cầu đơn giản hơn và thường không cần dụng liên quan tới năng lượng xanh và bền yêu cầu cách ly. Tuy nhiên van phía trên do vững (năng lượng gió, năng lượng mặt trời, không có điểm đất chung với hệ thống nên xe điện…), và do đó ngày càng được chú yêu cầu dịch mức (level shiter) như mô tả trọng nghiên cứu và phát triển. Một phần rất trong hình 1(b). Hơn nữa, mạch lái cho van quan trọng trong các bộ biến đổi đó là các phía cao thường có yêu cầu về cách ly. mạch lái (gate driver). Đặc biệt, cùng với sự ra đời của nhiều dòng khóa đóng cắt hiện đại 2.2. Mạch cách ly và không cách ly (SiC, GaN..), vai trò của các mạch lái càng được đề cao. Tuy nhiên, việc nghiên cứu về chúng chưa được phổ biến rộng rãi. Trong bài báo này, nhóm tác giả hệ thống các nghiên cứu và đặc điểm chính cần có của mạch lái ; và giới thiệu mô phỏng để thử nghiệm các van thế hệ mới (GaN) với hệ thống kiểm tra xung đôi (Double pulse test). (a) (b) Hình 2. (a) Mạch cách ly; (b) Mạch không 2. CÁC ĐẶC ĐIỂM CHÍNH CỦA MẠCH LÁI cách ly cho cấu hình nửa cầu dùng GaN. 2.1. Mạch lái van phía cao và thấp (high Cấu hình mạch cách ly được thể hiện trên side and low side) hình 2(a), các mạch lái được cách ly bằng máy biến áp ; vì vậy chúng hoạt động tương đối độc lập với nhau. Ở hình 2(a) là mạch lái không cách ly. Do không sử dụng máy biến áp nên tiết kiệm được chi phí. Để tránh xung đột về điện áp, (a) (b) (c) mạch cần dùng một số cấu hình đặc biệt, ví dụ như mạch bootstrap. Tuy nhiên khi đó mạch Hình 1. Các cấu hình mạch lái: (a) Van phía lái van phía trên và dưới là có ràng buộc với thấp; (b) Van phía cao ; (c) Kết hợp lái van nhau, ví dụ là bù của nhau (complimentary) ; phía cao và thấp trong cấu hình nửa cầu. và vì vậy không thể thực hiện được một số Các van mắc trong cùng một nhánh thường thuật toán chuyên dụng đòi hỏi chúng phải được chia làm nhóm van phía cao và phía hoạt động độc lập (ví dụ như kỹ thuật phát thấp, chính vì vậy mạch lái dành cho các van xung bất đối xứng - aymmetrical PWM). 354
Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5 2.3. Quá trình đóng cắt của van Với mạch lái có cộng hưởng, bằng cách tận dụng Lloop, tổn hao có thể được tối giản và hiệu suất vì vậy sẽ tăng lên. 2.5. Chuyển mạch cứng và chuyển mạch mềm (a) (b) (c) Hình 3. (a) Sơ đồ mạch lái và van ; (a) (b) (b) Quá trình van mở; Hình 5. Quá trình chuyển mạch: (b) Mạch vòng khi van đóng và mở. (a) Chuyển mạch cứng; (b) Chuyển mạch mềm. Mô hình kết nối của mạch lái và van được Quá trình chuyển mạch tiêu biểu đã được thể hiện ở hình 3(a). Điện trở Ron và Roff được nêu trên hình 3(b), về cơ bản đó là chuyển sử dụng trong quá trình van mở và đóng riêng mạch cứng như mô tả ở hình 5(a). Khi kỹ biệt nhau. Vì vậy các mạch vòng khi đóng và thuật chuyển mạch mềm được sử dụng, dòng mở được mô hình như trên hình 3(c). Quá trình khóa mở được thể hiện trên hình 3(b), điện qua van bắt đầu tăng khi điện áp đặt trên khóa trải qua khoảng thời gian của hiệu ứng van đã về không; và vì vậy hiệu ứng Miller Miller trước khi mở hoàn toàn. Và vì vậy, tổn không xảy ra và tổn hao chuyển mạch hầu hao khi mở được thể hiện như trên hình. như là không đáng kể. 2.4. Mạch có cộng hưởng và không cộng 2.6. Mạch lái đơn mức, đôi mức và ba hưởng mức điện áp Khi ta mô hình hóa mạch sạc thông qua việc sạc tụ chân G của van (Cg) và điện áp cấp của nguồn (VDRV), dễ dàng nhận ra: Eout  0.5 * C g * VDRV 2 (1) (a) (b) Hình 6. Ảnh hưởng của mạch lái đơn mức, Hình 4. Sơ đồ tương đương cho sạc Cg: đôi mức và đa mức (a) Mạch lái không cộng hưởng; Ảnh hưởng của mạch lái đơn mức, đôi (b) Mạch lái có cộng hưởng. mức và đa mức được minh họa trên hình 6. Ở Khi quá trình sạc bắt đầu, Vgs= 0, do đó mạch lái đơn mức, do trạng thái khóa được VDRV rơi hoàn toàn trên điện trở Rloop, và gây thực hiện ở mức điện áp 0 V, điều này dễ gây ra tổn hao lớn. Khi Vgs tăng lên, điện áp rơi ra quá trình “turn-on” lỗi khi có tín hiệu trên Rloop giảm xuống và tổn hao sẽ giảm theo. không mong muốn, bù lại tổn hao do dòng 355
Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5 ngược là thấp. Ngược lại mạch lái đôi mức hạn chế về số trang, kết quả chi tiết sẽ được do khóa ở điện áp âm nên không có trường trình bày ở các bản full-paper). hợp mở không mong muốn, nhưng tổn hao do dòng ngược sẽ cao. 4. KẾT LUẬN Mạch lái đa mức khắc phục được cả hai Trong khuôn khổ bài báo, các đặc điểm điểm yếu trên, tuy nhiên đòi hỏi nhiều hơn về quan trọng của mạch lái đã được hệ thống và phần cứng và do đó chi phí sẽ cao hơn. phân tích. Đồng thời kết quả mô phỏng để kiểm tra van thế hệ mới (GaN) với hẹ thống 3. MÔ PHỎNG KIỂM TRA XUNG ĐÔI test xung đôi cũng đã được giới thiệu. VỚI VAN THẾ HỆ MỚI GaN 5. TÀI LIỆU THAM KHẢO [1] Wicht, B., Wittmann, J., Seidel, A., & Schindler, A. (2016). Wideband continuous- time ADCs, Automotive electronics, and power management - advances in analog circuit design 2016. In: A. Baschirotto, P. Harpe, & K. A. A. Makinwa, High-voltage fast-switching gate drivers. Berlin, Heidelberg: Springer. Chap. 9. ISBN: 978-3-319-41670-0 [2] Seidel, A., Costa, M. S., Joos, J., & Wicht, B. (2015). Area efficient integrated gate drivers based on high-voltage charge storing. In: IEEE Journal of Solid-State Circuits, Hình 7. Kết quả mô phỏng test xung đôi 50(7), 1550-1559. ISSN: 0018-9200. với van 400V/30A [3] GS66508T, Top-Side Cooled 650 V E-Mode GaN Transistor, Preliminary Datasheet Các van, đặc biệt là van thế hệ mới (GaN, (2018). GaN Systems Incorporation SiC..) thường dùng hệ thống test xung đôi [4] Fichtenbaum, N., Giandalia, M., Sharma, (Double pulse test) để kiểm tra đặc tính đóng S., & Zhang, J. (2017, September). Half- mở, cũng như xác định tổn hao khi đóng mở bridge GaN power ICs: Performance and của van. Đồng thời, tốc độ đóng cắt của van application. IEEE Power Electronics cũng sẽ được thể hiện. Thông qua đó, kỹ sư Magazine, 4(3), pp. 33-40. Navitas driver. thiết kế mạch lái có thể lựa chọn và chỉnh ISSN: 2329-9207. định các tham số cho phù hợp. [5] LMG3410 600-V 12-A Integrated GaN Ở đây, một mô phỏng test xung đôi được Power Stage (2017, April). Texas sử dụng trên phần mềm Ltspice, và kết quả Instruments Incorporated. được nêu trên hình 7. Kết quả cho thấy khá [6] Seidel, A., & Wicht, B. (2018). Integrated gate drivers based on high-voltage energy tương đồng với lý thuyết và thực nghiệm về storing for GaN transistors. In: IEEE van GaN. Khi phóng to kết quả, ta có thể xác Journal of Solid-State Circuits, 53, pp. 1-9. định thời gian đóng, mở, đặc tính, cũng như ISSN: 0018-9200. tổn hao đóng và mở (Eon, Eoff). Mô phỏng có [7] Wolfgang, F., & Ziqing, Z. (2018). Turn-on thể sử dụng cho các van khác nhau bằng cách performance comparison of current-source sử dụng các mô hình van trong thư viện của vs. voltage-source gate drivers. Infineon Ltspice hoặc thay tham số van phù hợp, (do Technologies AG. 356