BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
----------------
CHU VĂN THÀNH
THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ
ẢNH TRÊN NỀN FPGA
LUẬN VĂN THẠC SĨ KỸ THUẬT
CHUYÊN NGÀNH
:
KỸ THUẬT TRUYỀN THÔNG
NGƢỜI HƢỚNG DẪN KHOA HỌC
:
TS. VÕ LÊ CƢỜNG
HÀ NỘI – 2013
Trang | 1
LỜI CAM ĐOAN
Tôi xin cam đoan:
Những kết quả nghiên cứu, các số liệu, hình vẽ, biểu bảng, kết quả tính toán
được trình bày trong luận văn là hoàn toàn trung thực, không vi phạm bất cứ điều gì
trong luật sở hữu trí tuệ và pháp luật Việt Nam.
TÁC GIẢ LUẬN VĂN
Chu Văn Thành
Trang | 2
DANH MỤC KÝ HIỆU, CHỮ VIẾT TẮT
ASIC
:
Application Specific Integrated Circuit (vi mạch tích hợp chuyên
dụng trong điện tử)
CCD
:
Charged Coupled Device (thiết bị tích điện kép)
CLB
:
Configurable Logic Blocks (khối cấu hình lôgic)
CMOS
:
Complementary Metal-Oxide Semiconductor (công nghệ dùng
để chế tạo vi mạch tích hợp)
CPLD
:
Complex Programmable Logic Device
DSP
:
Digital signal processing (xử lý tín hiệu số)
FPGA
:
Field-programmable gate array (vi mạch dùng cấu trúc mảng phần
tử logic mà người dùng có thể lập trình được)
GAL
:
Generic Array Logic devices
HDL
:
Hardware Description Language (Ngôn ngữ mô tả phần cứng)
LUT
:
Look-Up Table
MSI
:
Medium scale intergration (Tích hợp qui mô trung bình)
PAL
:
Programmable Array Logic devices
PC
:
Personal Computer (Máy tính cá nhân)
PDA
:
Personal Digital Assistant (Thiết bị kỹ thuật số hỗ trợ cá nhân)
PLD
:
Programmable Logic Device (Thiết bị logic lập trình được)
RAM
:
Random Access Memory (bộ nhớ truy xuất ngẫu nhiên)
ROM
:
Read Only Memory (phần bộ nhớ chỉ đọc)
SDRAM
:
Synchronous Dynamic RAM (DRAM đồng bộ)
SSI
:
Small scale integration (Tích hợp qui mô nhỏ)
TTL
:
Transistor transistor logic
VGA
:
Video Graphics Array
VHDL
:
VHSIC Hardware Description Language
Trang | 3
DANG MỤC BẢNG
Trang
Bảng 2.1: Thông số đặc trưng FPGA dòng CycloneII..................................................24
Bảng 2.2: Thông số kỹ thuật OV9650 ............................................................................29
Bảng 2.3: Mô tả Pin...........................................................................................................33
Bảng 2.4: Giá trị cực đại OV9650 ...................................................................................34
Bảng 2.5: Đặc điểm DC (-20 ° C < TA < 70 ° C) ..........................................................35
Bảng 2.6: Đặc điểm và chức năng AC (-20 ° C < TA < 70 ° C) ..................................36
Bảng 2.7: Các chế độ truy cập SDRAM .........................................................................39
Bảng 2.8: 8 màu cơ b ản tư 3 bit cu a VGA : ....................................................................44
Bảng 3.1: Thời gian hiển thị với chế độ VGA 640 x 480 ............................................57
Bảng 4.1: Tham số cấu hình OV9650 [21] ....................................................................61
Bảng 4.2: Giao diện lệnh ..................................................................................................68
Trang | 4
DANH MỤC HÌNH
Trang
Hình 1.1: Cấu trúc tổng thể FPGA ..................................................................................12
Hình 1.2 Khối Logic FPGA .............................................................................................13
Hình 1.3: Khối Configurable Logic FPGA ....................................................................14
Hình 1.4: Programmable Interconnect ............................................................................15
Hình 1.5: Sơ đồ tổng quan cảm biến hình ảnh CCD .....................................................16
Hình 1.6: Sơ đồ khôi cảm biến hình ảnh CCD ..............................................................17
Hình 1.7: Sơ đồ khôi cảm biến hình ảnh CMOS ...........................................................17
Hình 1.8: Sơ đồ khối tổng quan hệ thống .......................................................................20
Hình 2.1: Sơ đồ khối tổng quát hệ thống thu và hiển thị ảnh ......................................22
Hình 2.2: Board DE1.........................................................................................................25
Hình 2.3: Sơ đồ Pin OV9650 ...........................................................................................30
Hình 2.4: Sơ đồ khối chức năng OV9650 ......................................................................31
Hình 2.5: Mảng cảm biến hình ảnh .................................................................................31
Hình 2.6: Sơ đồ khối SDRAM.........................................................................................38
Hình 2.7: Sơ đồ kết nối VGA...........................................................................................45
Hình 3.1: Sơ đồ nguyên lý khối Camera ........................................................................47
Hình 3.2: Sơ đồ nguyên lý khối cấp nguồn, ngõ vào ra xung và chuyển mạch ........48
Hình 3.3: Sơ đồ khối điều khiển SCCB ..........................................................................48
Hình 3.4: Sơ đồ thời gian truyền dữ liệu 3 dây..............................................................49
Hình 3.5: Sơ đồ thời gian truyền dữ liệu 2 dây..............................................................49
Hình 3.6: Sơ đồ Phases truyền .........................................................................................49
Hình 3.7: Sơ đồ khối thu thập hình ảnh ..........................................................................50
Hình 3.8: Sơ đồ nguyên lý khối SDRAM ......................................................................51
Hình 3.9: Sơ đồ tổng quan hệ thống điều khiển SDRAM ............................................52
Hình 3.10: Sơ đồ nguyên lý khối VGA ..........................................................................53
Hình 3.11: Sơ đồ khối điều khiển VGA .........................................................................54
Hình 3.12: Sơ đồ thời gian hiển thị màn CRT ...............................................................54