Ứng dụng công cụ mới trên nền tảng FPGA vào xử lý ảnh và video

Chia sẻ: ViVatican2711 ViVatican2711 | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST

Báo xấu

3
lượt xem 0
download

Ứng dụng công cụ mới trên nền tảng FPGA vào xử lý ảnh và video

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài viết này đề xuất phát triển các ứng dụng xử lý ảnh và video thời gian thực trên thiết bị FPGA mới được phát triển bởi hãng Xilinx: Bộ công cụ Xilinx ZVIK. Bộ ZVIK được xây dựng trên nền tảng bộ Zynq-7000 ZC702, bao gồm cả phần cứng, phần mềm và các thành phần IP dùng trong phát triển các ứng dụng video.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Ứng dụng công cụ mới trên nền tảng FPGA vào xử lý ảnh và video

TAÏP CHÍ KHOA HOÏC ÑAÏI HOÏC SAØI GOØN Soá 24 (49) - Thaùng 01/2017 Ứng dụng công cụ mới trên nền tảng FPGA vào xử lý ảnh và video A novel FPGA implementation for image and video processing applications GS.TS. Lê Tiến Thường, Trường Đại học Bách khoa TP.HCM Le Tien Thuong, Prof.,Ph.D., Ho Chi Minh University of Technology Đinh Gia Khánh, Trường Đại học Bách khoa TP.HCM Dinh Gia Khanh, Ho Chi Minh University of Technology Ngô Hải Long, Trường Đại học Bách khoa TP.HCM Ngo Hai Long, Ho Chi Minh University of Technology Nguyễn Quang Trường, Trường Đại học Bách khoa TP.HCM Nguyen Quang Truong, Ho Chi Minh University of Technology Tóm tắt Bài báo này đề xuất phát triển các ứng dụng xử lý ảnh và video thời gian thực trên thiết bị FPGA mới được phát triển bởi hãng Xilinx: bộ công cụ Xilinx ZVIK. Bộ ZVIK được xây dựng trên nền tảng bộ Zynq-7000 ZC702, bao gồm cả phần cứng, phần mềm và các thành phần IP dùng trong phát triển các ứng dụng video. Trong bài báo này, bộ công cụ zynq-7000 được dùng trong xử lý ảnh và video thời gian thực, được hỗ trợ với giao diện người dùng trên nền web, giúp cho việc tùy chỉnh các thông số trong hệ thống xử lý ảnh trở nên dễ dàng và thân thiện hơn. Ở đây, một giải thuật nhận dạng chuyển động thời gian thực được triển khai trên phần cứng, đồng thời sử dụng hệ thống nhúng để điều khiển phần mềm. Từ đó có thể được ứng dụng trong các hệ thống giám sát, an ninh... Từ khóa: FPGA; zvik; zynq-7000; xử lý ảnh; xử lý video thời gian thực. Abstract In this article, we introduce Xilinx ZVIK, a novel FPGA implementation for real-time video and image processing applications that has been developed by Xilinx Inc. The ZVIK was built based on the Zynq- 7000 ZC702 and contains additional hardware, software, and IP core components for building and developing custom video applications. In this article, the ZVIK is applied with real-time image and video applications, supported by a web-based graphical user interface, which allows configuring each of the Xilinx video IP cores in the image-processing pipeline. A motion detection algorithm is applied on the hardware and controlled by the embedded system in parallel. By all this technique, Xilinx ZVIK can be applied in monitoring and security cameras. Keywords: FPGA; zvik; zynq-7000; image processing; real-time video processing. 3
1. Giới thiệu hình không cần thiết trong quy trình xử lý Bộ công cụ Xilinx Zynq®-7000 All ảnh, nhưng lại được bao hàm trong thiết kế Programmable (AP) SoC Video and để cho phép chụp ảnh từ video dùng trong Imaging Kit (ZVIK) xây dựng trên nền phân tích. Hình 2 chỉ ra sơ đồ khối của tảng của dòng kit ZC702, bao gồm phần thiết kế camera 1080p60. cứng, phần mềm và các thành phần IP core cần thiết để phát triển các ứng dụng xử lý ảnh và xử lý video thời gian thực. Ngoài ra, bộ công cụ cũng bao gồm một module I/O FMC được cung cấp bởi Avnet, hỗ trợ kết nối qua cổng HDMI, nhận ngõ vào từ cảm biến ảnh CMOS, cho phép phát triển tức thời phần mềm hệ thống, phần sụn và các thiết kế phần cứng. dBên cạnh khả năng xử Hình 2. Sơ đồ khối bộ ZVIK và các thiết lý mạnh mẽ của con ARM® Cortex™-A9 bị ngoại vi. MPCore™, bộ công cụ còn xây dựng các Dòng Zynq-7000 tích hợp hệ thống kết nối ngoại vi cho phép kết nối và giao xử lý trên nền của chip lõi kép ARM® tiếp với các thiết bị ngoại vi như PC hay Cortex™-A9 MPCore™ cùng phần luận thẻ nhớ SD. lý lập trình của Xilinx, với công nghệ xử lý hiện đại nhất, hiệu suất xử lý cao, hiệu năng sử dụng năng lượng thấp, kích thước chỉ 28nm. Các CPU của ARM Cortex-A9 MPCore là phần quan trọng nhất của hệ thống lập trình, bên cạnh bộ nhớ trong, bộ nhớ ngoài cùng các thiết bị ngoại vi khác. Hệ quả là hệ thống Zynq- 7000 có thể ứng dụng rộng rãi ở nhiều Hình 1. Bộ công cụ ZVIK lình vực, chẳng hạn như hỗ trợ tự động Video ngõ vào được tạo bởi cảm biến lái xe, truyền video, điều khiển động cơ ảnh VITA-2000 từ bộ bán dẫn ON, được công nghiệp, kết nối hệ thống mạng, thị cấu hình ở độ phân giải 1080. Ảnh mẫu giác máy tính, camera thông minh, hệ con thô Bayer được biến đổi thành ảnh thống giám sát và theo dõi, xử lý ảnh màu RGB bởi bộ liên hợp triển khai xử lý chẩn đoán trong y khoa,… ảnh sử dụng các lõi video IP LogiCORE™, Giao diện đồ họa người dùng (GUI – nó sẽ loại bỏ các điểm ảnh lỗi, de-mosaic Graphical User Interface) trên nền web cho và sửa lại màu chính xác cho ảnh. Một bộ phép cấu hình mỗi lõi IP video trong quy đệm khung hình được lắp đặt trong hệ trình xử lý ảnh, hiển thị thông tin về ảnh đi thống xử lý bộ nhớ DDR3, làm cho hình vào như đồ thị histogram của dữ liệu, và ảnh được truy cập tới các lõi bộ xử lý cho phép các thao tác nền vi xử lý trên dữ ARM® thông qua bộ AXI Video Direct liệu như cân bằng trắng tự động hay phơi Memory Access (VDMA). Bộ đệm khung sáng tự động. 4
Hình 3. Cấu trúc của họ Zynq-7000. 2. Giao diện người dùng trên web (frame) trong video theo mong muốn. Khi Để truy cập vào giao diện người dùng điều chỉnh thì trình duyệt web sẽ gửi các gói trên nền web, sử dụng một trình duyệt web HTTP Request đến cho bộ ZVIK. Bộ ZVIK như Internet Explorer, Firefox hoặc Google sẽ thực hiện hiệu chỉnh theo các thông số và Chrome. Nhập vào địa chỉ IP của bộ ZVIK gửi trả lại gói HTTP Response. Việc bộ là http://192.168.1.10. Trang web sẽ hiện ZVIK điều chỉnh các thông số hình ảnh như ra như Hình 4. thế nào thì ZVIK sẽ sử dụng phần cứng và Từ giao diện người dùng này, có thể phần mềm trong board để thao tác, có thể điều chỉnh các thông số về khung hình được tìm hiểu sâu hơn ở các phần sau. Hình 4. Giao diện người dùng (GUI) của ZVIK trên nền web. 5
2.1. Điều chỉnh độ lợi (Gain) và độ lọc thông cao được dùng để làm sắc nét sáng (Exposure) đường biên. Ngoài ra, hiệu ứng khử Halo Độ lợi và độ sáng có thể được điều giúp giảm nhiễu vòng và hiệu ứng cường chỉnh tự động bằng cách đánh dấu vào các điệu do bộ lọc thông cao gây ra. ô như trong hình, nguyên lý làm việc cụ thể 2.5. Cấu hình cho mục Ma trận hiệu như sau: chỉnh màu sắc ảnh 1. Processor Control: Một trong các Phần Ma trận hiệu chỉnh màu sắc cho con vi xử lý của bộ Zynq-7000 SoC sẽ thu ảnh (Color Correction Matrix) cung cấp thập thông tin ảnh từ lõi IP Thống kê ảnh khả năng hiệu chỉnh màu cho ảnh nhằm (Image Statistics IP) và dùng chúng để điều chỉnh sửa theo các nguồn sáng khác nhau. chỉnh cài đặt độ lợi và độ sáng. Có thể Ngoài ra, cài đặt cân bằng trắng có thể chỉnh độ sáng theo yêu cầu bằng thanh được điều khiển tự động bởi các bộ vi xử trượt ở mục Tarrget Intensity. lý của Zynq-7000 SoC. Dựa trên thông tin 2. Image Sensor Auto Gain/Exposure: thu nhận được từ lõi IP Image Statistic, con Sử dụng bộ điều khiển tự động độ lợi/độ sáng vi xử lý sẽ chọn tổng một hay nhiều mức nội trong cảm biến ảnh để tùy chỉnh độ lợi và cấu hình cân bằng trắng, dựa trên các xác độ sáng của ảnh. Có thể chỉnh thủ công bằng suất được tính toán của mỗi nguồn sáng. thanh trượt ở mục Target Intensity. Thanh chỉnh độ sáng và độ tương phản 2.2. Chụp ảnh từ video (Brightness and Contrast) được dùng để Mục chụp ảnh (Image Capture) của thay đổi cường độ của ảnh, làm cho ảnh tối giao diện người dùng cho phép chụp ảnh từ đi hoặc sáng hơn. Thanh chỉnh độ bão hòa video. Sau khi nhấn Click to Take Snapshot, (Saturation) dùng để thay đổi cường độ ảnh nén được hiển thị ra. Ảnh đúng kích cỡ màu sắc. Khi độ bão hòa bằng 0 tương ứng (24-bit RGB 1920x1080 bitmap (BMP)) có với ảnh mức xám. thể được lưu trữ bằng cách nhấn phải chuột Hình 5 minh họa ảnh hưởng của cân và chọn Save Picture As. bằng trắng trên bảng kiểm tra màu cho bốn 2.3. Cấu hình cho mục Sửa lỗi điểm nguồn chiếu sáng khác nhau ảnh (Defective Pixel Correction) Bốn ảnh phía trên là ngõ ra của chuỗi Để quan sát quá trình IP core này hoạt xử lý ảnh chụp từ cảm biến ảnh không qua động thì di chuyển thanh trượt Pixel Age chỉnh sửa màu sắc ứng với bốn nguồn sáng lên 100. Lúc này các chấm trắng nhỏ sẽ khác nhau. Bốn ảnh phía dưới là ngõ ra xuất hiện trên màn hình, đây chính là các được chỉnh sửa lại màu sắc, minh họa cho điểm ảnh lỗi trên ảnh. Bằng việc chỉnh cách chỉnh cân bằng sáng cho ảnh. Các ảnh thanh trượt Pixel Age về 0, các điểm ảnh được chụp bởi camera trong bộ ZVIK ở lỗi sẽ được loại bỏ khỏi ảnh thông qua xử hộp sáng X-Rite Macbeth Judge. lý của lõi IP sửa điểm ảnh lỗi. 2.4. Nâng cao chất lượng ảnh Phần nâng cao chất lượng ảnh (Image Enhancement) của Xilinx giúp giảm nhiễu và tăng cường đường biên của các vật thể trong ảnh. Bộ lọc hai chiều được dùng để khử nhiễu, đồng thời bảo toàn và tăng cường đường biên vật thể. Cụ thể, bộ lọc thông thấp được dùng để giảm nhiễu, bộ Hình 5. Kết quả bảng màu qua xử lý cân trắng. 6
Hình 6. Sơ đồ khối phần cứng của bộ công cụ ZVIK. 3. Nền tảng phần cứng trong bộ ZVIK VITA-2000. Mặt khác, bộ tạo xung PS Quá trình xử lý ảnh và xử lý video (Programmable System) tạo xung clock trong bộ công cụ ZVIK được thực hiện AXI4 – lite 50 MHz và 200 MHz cho dữ theo từng bước tương ứng với từng khối IP liệu từ VITA receiver. core theo chuỗi như sơ đồ sau đây: 3.2. AXI interconnect Phần thiết kế PL có một bộ kết nối cho AXI4 master và một bộ kết nối cho AXI4 – Lite register interface. AXI4 interconnect được kết nối với một master, AXI VDMA, Hình 7. Chuỗi các khối IP core dùng trong đồng thời nó cũng được kết nối với một xử lý ảnh và xử lý video. slave, cổng HP0 trên Zynq-7000 AP SoC 3.1. Clocking PS; hoạt động ở tần số xung 148.5 MHz, Thành phần PL (Programmable Logic) AXI4 – Lite register interface hoạt động ở của hệ thống có hai vùng xung clock: tần số xung 50 MHz, kết nối như một slave AXI4 - Lite (vùng xung điều khiển hoạt tới cổng GP0 trên Zynq-7000 AP SoC. động của các thanh ghi) và vùng video Hoạt động của bộ xử lý song song được clock. Video clock có chức năng điều điều khiển bởi các thanh ghi bên trong mỗi khiển AXI4 interface (memory – mapped), IP core. Phụ thuộc vào luồng dữ liệu yêu AXI4 – Stream peripherals (các giao tiếp cầu, bộ xử lý (ARM A9) sẽ ghi lên những ngoại vi) và luồng video vào/ra của thiết thanh ghi bên trong mỗi IP core thông qua kế. Hai vùng clock này tương ứng là 50 AXI4 - Lite interconnect. Chức năng của MHz và 148.5 MHz. Nguồn clock ngoài AXI4 - Lite interconnect là đọc hoặc ghi 148.5 MHz trên FMC-IMAGEON card dữ liệu từ bộ xử lý, lựa chọn các IP core được đưa vào bộ tạo xung clock, để tạo ra cần giao tiếp và thiết lập kết nối giũa bộ xử xung clock 37.125 MHz cho camera lý và các IP core tương ứng. 7
3.3. Các khối IP core trong chuỗi xử c) Color Filter Array Interpolation (CFA) lý ảnh và xử lý video trên bộ công cụ ZVIK Đây là thành phần xử lý thứ hai trong a) Test Pattern Generator (TPG) chuỗi xử lý ảnh. CFA có chức năng chuyển Bộ tạo mẫu thử được Xilinx cung cấp ảnh từ định dạng RAW sang miền RGB dưới dạng các IP core. IP core TPG có bằng thuật toán CFA, đồng thời cũng có chức năng tạo các mẫu thử cho việc bắt thể phục hồi lại lỗi màu của các bit bằng bộ đầu hệ thống, đánh giá và tháo gỡ lỗi khi lọc Bayer. Ảnh được chụp bởi cảm biến gặp. IP core này cho phép thiết lập màu, ảnh CMOS/CCD ban đầu đều là ảnh đơn mức chất lượng hình ảnh và trình diễn sắc. Để tạo ra ảnh màu, mỗi điểm ảnh cần video. Đây là khối xử lý bắt buộc phải có là tổ hợp của ba màu cơ bản là đỏ, lam và đối với những thiết kế sử dụng luồng dữ lục. Trước khi cảm biến màu được chế tạo, liệu từ camera VITA-2000. Có thể thấy có ảnh màu được tạo ra bằng cách để ba tấm hai khối AXI TPG trong chuỗi xử lý ảnh. ảnh đỏ, lam và lục đồng nhất nhau phía Khối thứ nhất có thể chèn các điểm ảnh lỗi trước cảm biến ảnh. Việc đặt các tấm lọc để kiểm tra khả năng làm việc của khối màu này (gọi là Color Filter Array) phía AXI DPC phía sau. Khối TPG thứ hai được trước cảm biến ảnh sẽ cho phép khôi phục dùng để chèn một mẫu thử RGB vào trong lại màu sắc của một bức ảnh. Các bộ lọc chuỗi xử lý. Trong quá trình xử lý ảnh và màu này được xem như một phần của cảm video thực tế, hai khối TPG sẽ bị vô hiệu biến ảnh và được đặt ngay trên các và để dòng dữ liệu video truyền qua mà transistor quang điện. Những mẫu này không bị sửa đổi gì. được gọi là mẫu Bayer và được sử dụng ở b) Defective Pixel Correction (DPC) nhiều hệ thống xử lý ảnh số. IP core AXI Defective Pixel Correction d) Image Statistic Engine (Stats) (DPC) là phần tử xử lý đầu tiên trong chuỗi Chức năng của IP core Image Statistic xử lý chính thức. Dữ liệu ảnh chụp từ Engine (Stats) là phân tích các đặc trưng camera VITA-2000 có thể bao gồm một của ảnh như: color histograms, trung bình hoặc vài điểm ảnh lỗi, nguyên nhân có thể và phương sai của cường độ sáng. Các do lỗi phần cứng (manufacturing fault) hoặc thông số này sẽ được gửi cho PS để thực có thể do điều kiện môi trường (lỗi phơi hiện các giải thuật cân bằng trắng và độ sáng). DPC có chức năng phục hồi lại những phơi sáng của ảnh. điểm ảnh lỗi này thông qua bộ lọc Bayer e) Color Space Conversion subsample. Nguyên lý của bộ lọc Bayer là Cores Color Space Conversion có so sánh mức xám của một điểm ảnh với các điểm ảnh lân cận, nếu có sự sai biệt lớn về chức năng chuyển ảnh không gian màu mức xám thì bộ lọc Bayer sẽ thay thế mức RGB thành YcrCb (YUV) để phù hợp với xám của điểm ảnh đó bằng mức xám tương thiết bị phát (màn hình). Nó là một bộ nhận quan với các điểm ảnh lân cận nó. ma trện 3x3 đơn giản, giúp chuyển đổi màu từ các mẫu ngõ vào. g) Image Edge Enhancement Chức năng của IP core này là giảm nhiễu của ảnh và làm nổi bật các đường Hình 8. Mô tả ảnh sau khi đi qua bộ sửa viền của vật thể bằng cách sử dụng bộ lọc lỗi điểm ảnh. hai chiều. Sau khi đưa qua bộ lọc thông 8
thấp để giảm nhiễu và đưa qua bộ lọc hay còn được gọi là phân đoạn điểm ảnh thông cao để làm nổi bật đương viền, kết tiền cảnh/ hậu cảnh. quả hỗn hợp được đưa vào hai module anti- Mục tiêu của việc phân đoạn ảnh là halo và ant-alias. Module anti-halo sẽ làm đánh dấu mỗi điểm ảnh trong một khung giảm nhiễn vòng cũng như hiệu ứng quá tải hình như một phần của khung nền tĩnh hay do bộ lọc thông cao gây ra. Module anti- tiền cảnh chuyển động. Quyết định phụ alias sẽ làm giảm nhiễu chồng lấn xuất thuộc vào các mô hình thống kê và tổ hợp. hiện khi tăng cường đường biên. Các điểm ảnh trong một bức ảnh được xem h) Color Correction Matrix (CCM) là độc lập với nhau. Mỗi điểm ảnh được mô Trong một số điều kiện có thể gây ra hình hóa bởi tổ hợp của K mô hình nền sự mất cân bằng trong các thông số của ảnh Gauss mạnh nhất, trong ứng dụng này chọn - nguyên nhân có thể do điều kiện sáng K=4. Mỗi mô hình Gauss được định nghĩa thay đổi hoặc do đặc tính của cảm biến. Do bởi ba giá trị trung bình gồm đó, core AXI CCM có chức năng cân bằng , tương ứng với ba màu cơ lại các thông số ảnh như: cân bằng trắng, bản đỏ, lục, lam; với phương sai , và độ sáng của ảnh, độ tương phản và mức bão hòa. trọng lượng . Các mô hình có không i) Gamma Correction gian màu RGB được xem như không gian AXI Gamma Correction, còn gọi là màu ‘nền tĩnh’ của điểm ảnh. Ở đây có K=4 Gamma Compression hay encoding, được mô hình Gauss độc lập áp dụng cho mỗi dùng để mã hóa tính chất tuyến tính của giá điểm ảnh cho phép các trường hợp mà điểm trị màu RGB cho phù hợp với tính phi ảnh thay đổi giữa hai màu đều đặn, như tuyến của thiết bị phát (ở đây là màn hình). thang máy di chuyển hay cây lay trong gió. 4. Ứng dụng bộ công cụ ZVIK trong Mỗi mô hình cũng chứa trọng số chỉ ra nhận dạng chuyển động mức độ thường xuyên mà mỗi mẫu cụ thể Luồng video được thực hiện bằng cánh được mô tả thành công theo điểm ảnh. sử dụng các AXI Streams, HDMI được sử dụng cho ngõ vào và ngõ ra. Các IP core được xây dựng bằng phần mềm Vivado HLS (tổng hợp mức cao từ ngôn ngữ lập trình C). Ở đây, ứng dụng được chạy trên phần mềm Vivado bản 2013.3 với các IP core được tích hợp. Một ứng dụng thực tế cho việc nhận dạng chuyển động là sử dụng trong các camera an ninh giám sát thông minh. Ngõ Hình 9. Các bước giải thuật tiến hành cập vào qua cổng HDMI sẽ được thay thế bởi nhật các mẫu. một camera và hệ thống FPGA có thể tích Hình phía trên cho thấy cách mà giải hợp trong module camera. thuật cập nhật các mẫu; được đơn giản hóa 4.1. Giải thuật nhận dạng chuyển động bằng việc bỏ qua các màu RGB và chỉ hiển Hệ thống này thực hiện nhận dạng thị ba mẫu. Hình đầu tiên trên cùng hiện thị chuyển động trong video thời gian thực, tình trạng ban đầu với ba mẫu 9
Phần xử lý video đầu vào được nối với nhau bằng các dây màu vàng như trên Hình Khi màu của điểm ảnh trùng với một trong 10. Phần này bao gồm các lõi xử lý sau các mẫu, thì mô hình sẽ được tăng cường đây: HDMI input and decoder; Video to bằng cách tăng nhẹ trọng lượng của nó, và AXI-Stream convertor, YUV 4:2:2 to 4:4:4 màu của điểm ảnh được xác nhận như expander (16 to 24 bits) (custom core in khung nền ổn định. Như ở hình thứ hai, VHDL), YUV 4:4:4 to RGB colour space màu trùng vào mẫu M3, trọng số được converter, 24-to-32 bits pixel padding, tăng lên. Nếu màu không trùng với mẫu Video DMA (lưu trữ video đầu vào, sau đó nào thì tự mẫu sẽ dịch chuyển nhẹ hướng truyền tới bộ nhớ chính), AXI memory tới vị trí của màu. Tuy nhiên, khi màu của interconnect, Cổng kết nối Zynq HP0 điểm ảnh mới không trùng bất kì mô hình (150MHz, 64bits). Gauss nào, thì sẽ được xem như tiền cảnh Phần xử lý video đầu ra được nối với đang di chuyển. Mô hình yếu nhất sẽ bị nhau bằng các dây màu lam như trên hình. xóa bỏ và thay thế bằng một mô hình mới Cơ bản phần này cũng bao gồm các thành đại diện cho màu mới, mặc dù có trọng số phần như phần xử lý video đầu vào nhưng khởi tạo nhỏ. Điều này được minh họa như đảo ngược thứ tự, cụ thể: Cổng kết nối Zynq trên hình thứ ba. Giải thuật được lập trình HP1 (150MHz, 64bits), AXI memory bằng ngôn ngữ C. interconnect, Video DMA (đọc và tạo ra 4.1. Cấu trúc phần cứng dòng điểm ảnh trên ngõ ra AXI-Stream), 32- 4.2. Hệ thống này gồm ba phần to-24 bits trim, RGB to YUV 4:4:4 colour chính: Nhận và xử lý video đầu vào, Xử lý space convertor, YUV 4:4:4 to YUV 4:2:2 và xuất video đầu ra, Hệ thống con tăng conversion (24 to 16 bits), AXI-Stream to tốc độ xử lý. video stream, HDMI output coder. Hình 10. Sơ đồ khối thiết kế cho ứng dụng nhận dạng chuyển động. 10
Hệ thống con tăng tốc độ xử lý sử bên thứ ba là Avnet. Giải thuật nhận dạng dụng các đường dẫn màu đỏ như trong chuyển động đã được đơn gian hóa bớt để hình. Cụ thể gồm các thành phần sau: Cổng có thể dễ dàng hơn trong việc xây dựng kết nối Zynq HP2 (100MHz, 64bits) (truy phần cứng cho hệ thống. cập điểm ảnh và dữ liệu thuộc tính), Ở ứng dụng trên, video đầu vào được Central DMA engine (tự động tìm các khối phát từ PC truyền qua cổng HDMI tới mô tả mới thông qua cổng ACP), AXI ZVIK, sau khi xử lý sẽ hiện kết quả lên interconnects, AXI BRAM controllers, màn hình. Để áp dụng ứng dụng này vào BRAMs (chứa dữ liệu hoạt động cho bộ thực tiến, hệ thống sẽ được phát triển lên gia tốc- các điểm ảnh vào/ ra…). bằng cách thay đầu vào bằng hình ảnh từ Phần cứng cho hệ thống gia tốc này camera 1080p60 giống như sơ đồ khối được xây dựng trên phần mềm Vivado dưới đây: HLS. 4.3. Kết quả mô phỏng Hình 12. Sơ đồ khối phần cứng cho ứng dụng nhận dạng chuyển động trực tiếp từ Hình 11. Giao diện hiển thị kết quả ứng camera. dụng nhận dạng chuyển động. Thay vì phương pháp cổ điển sử dụng Ngõ vào và ngõ ra được truyền thông phần mềm để thực hiện các giải thuật tính qua cổng HDMI trên card mở rộng toán phức tạp và linh động nhưng tốc độ Imageon. Video đầu vào có độ phân giải xử lý chậm; hoặc sử dụng phần cứng để 1080p truyền qua cổng HDMI từ PC, ngõ thực hiện các giải thuật tính toán tốc độ ra ở độ phân giải 1280x720p được hiển thị nhanh nhưng không có khả năng tùy biến lên màn hình. Ảnh ngõ ra có một khung theo yêu cầu, ZVIK cung cấp cho người hình kích thước 640x480 ở góc trái màn dùng khả năng kết hợp độc đáo giữa phần hình, hiển thị nguồn để nhận diện chuyển mềm ứng dụng trên nền tảng Linux và động. Ở góc phải màn hình là một khung phần cứng thông qua các IP core để một hình trắng đen có kích thước 640x480 để ứng dụng vừa có tộc độ xử lý nhanh của hiện thị đầu ra của ứng dụng. phần PL và cũng như có thể thay đổi linh 5. Kết luận và hướng phát triển hoạt nhờ phần PS. Điều này mang lại cho tương lai các ứng dụng thời gian thực một bước tiến Bài báo này đã trình bày ứng dụng của mới, và tất nhiên, đi kèm với nó là chất bộ ZVIK trong việc nhận dạng chuyển lượng hình ảnh/ video được cải thiện lên động từ video; cũng đã thành công xây nhiều lần. dựng nên phần cứng cho ứng dụng, bao Trong tương lai, bộ ZVIK có thể được gồm các khối IP core xử lý ảnh và video sử dụng nhiều hơn trong các ứng dụng xử được cung cấp bởi hãng Xilinx cũng như lý video thời gian thực khác. Cụ thể là ứng 11
dụng làm hệ thống camera giám sát chuyển 5. P. KaewTraKulPong and R. Bowden, “An động, nhận dạng và theo dấu khuôn mặt Improved Adaptive Background Mixture Model for Realtime Tracking with Shadow của người đi đường, trong các tòa nhà, văn Detection”, Proc. 2nd European Workshop on phòng. Ngoài ra, ZVIK cũng có thể được Advanced Video Based Surveillance Systems, ứng dụng trong hệ thống automotive (lái xe AVBS01. Sept. 2001, Kluwer Academic hơi tự động), các tác vụ cụ thể của camera Publishers. như là nhận dạng làn đường, biển báo giao 6. Sofia Nayak, Shashank Sekhar Pujari, “Moving Object Tracking Application: FPGA thông, cảnh báo các chướng ngại vật trên And Model Based”, (2015) International đường đi, tránh vật cản, hạn chế va chạm Conference on Computing Communication với các phương tiện đang lưu thông khác. Control and Automation. Ngoài ra, camera cũng có thể được dùng để 7. S. Pleshkova, “Development of Embedded Motion Detection in Thermo Visual System kiểm soát trạng thái của lái xe như là buồn with Audio Visual Interface to Information ngủ, không tỉnh táo khi lái xe… Networks”, Recent Advances in Systems Lời cảm ơn: Nghiên cứu này được hổ Science, pp. 143 - 148. trợ bởi Đại Học Quốc Gia Thành phố Hồ 8. Peyman Sabouri, Hamid GholamHosseini and Chí Minh theo mã số B2015-20-02. John Collins, Border Detection of Melanoma Skin Lesions on a Single System on Chip TÀI LIỆU THAM KHẢO (SoC), Auckland University of Technology 1. Jim Beneke, Designing High Pixel - Rate Auckland, New Zealand. Video Systems with Xilinx FPGAs, 2012, 9. Mohammadsadegh Sadri et al, Energy and Avnet Inc. Performance Exploration of Accelerator 2. Cecile Belleudy et al, “Fall Detection Coherency Port Using Xilinx ZYNQ, Application on an ARM and FPGA Technische Universitat Kaiserslautern. Heterogeneous Computing Platform”, 10. Sheng Yang at al, Adaptive Energy IJAREEIE, vol.3, issue 8, August 2014. Minimization of Embedded Heterogeneous 3. Louise H. Crockett. Ross A. Elliot, Martin A. Systems using Regression-based Learning, Enderwitz and Robert W. Stewart, The Zynq University of Southampton and Imperial Book- Embedded Processing with the ARM® College, UK. Cortex®-A9 on the Xilinx® Zynq®-7000 All Programmable SoC, Department of PHỤ LỤC: TỪ VIẾT TẮT Electronic and Electrical Engineering, [1] AXI: Advanced eXtensible Interface. University of Strathclyde, Glasgow, Scotland, UK, 2014. [2] FPGA: Field-Programmable Gate Array. 4. Christopher V. Dobson, An Architecture [3] GUI: Graphical User Interface. Study on a Xilinx Zynq Cluster with Software [4] IP: Intellectual Property core. Defined Radio Applications, Virginia Polytechnic Institute and State University, [5] ZVIK: Xilinx Zynq®-7000 All Program- 2014. mable (AP) SoC Video and Imaging Kit. Ngày nhận bài: 06/6/2016 Biên tập xong: 15/01/2017 Duyệt đăng: 20/01/2017 12