y dùng ch¬ng tr×nh øng dông cho c¸c pld
trong png thÝ nghiÖm cña khoa kT§T 1
I.TÝnhp thiÕta ®Ò tµi
HiÖn nay t¹i phßng thÝ nghm cña khoa KÜ thuËt §iÖn 1 ®îc
trang bÞ c thiÕt ng ®Ó lËp tr×nh cho c cÊu kiÖn PLDs
(Programmable Logic Devices). ViÖc nghiªn cøu triÓn khai c¸c øng dông a
PLD cho sinh viªn thùc hµnh lµ rÊt cÇn thiÕt. Tuy nhn, cho ®Õn nay chØ
mét sè øng dông cña PLD ®îc ®a vµo t i thÝ nghm thuéc m«n
häc KÜ thuËt sè ë khoa KÜ thuËt §iÖn tö 1. §Ò tµi nµy ngoµi viÖc t¹o ®iÒu
kiÖn cho sinh vn (nhÊt lµ sinh vn ®¹i häc) ®îc tiÕp c còng nh pt
triÓn c¸c øng dông cña PLDnn bÞn chÕ ë trong khoa (lËp tr×nh cho
c PLD ch¹y c øng dông trªn c tÊm m¹ch cã s½n trong phßng t
nghiÖm) cßnp phÇn nghiªn cøu, triÓn khaic øngng míi cho PLD.
t qu¶ a ®Ò tµi gióp cho c sinh vn Ýt ®iÒu kiÖn tp c i tµi
liÖu c¸c thiÕt PLD cã thÓ n¾m ®îc ph¬ng ph¸p lËp tr×nh cho PLD
(sö dông phÇnm SNAP) c¸ch triÓn khaic øng dông lªn c¸c tÊm ch¹y
t.
II.i dung khoa häc
1. Tæng quan vÒ PLD
c cÊu kiÖn lËp tr×nh ®îc (PLD) lµ c¸c ng cæng logic tu chuÈn, cã
thÓ ®îc cÊu h×nh b»ng c ph¬ng tr×nh kh¸c nhau ®Ó thùc hiÖn nhiÒu
hµm logic. §¬n gi¶n nhÊt lµ c¸c m¹ch logic liªn hîp nh gii hoÆc ghÐp
nh, sau ®ã c bé ghi, phøc t¹p n a c m« nh tr¹ng ti ®îc
ng trong ®iÒu khiÓn tng. Trong phßng thÝ nghiÖm hn nay
tÊm øng dông PLD 28-110, nã cho phÐp tiÕnnhi hai lo¹i cÊu kiÖn kh¸c
nhau lµ PLC18V8Z vµ PLC42VA12 (hai lo¹i y ph©n bt víi nhau
PLC18V8Z cã 20 ch©n, cßn PLC41VA12 cã 24 ch©n).
§Ó tiÖn dïng tn tÊm øng dông 28-110, c PLD ®· ®îc l¾p n theo
modul. Modul 28-110 g¾n s½n PLC18V8Z, modul 28-102 g¾n s½n
PLC42VA12.
2. PhÇn mÒm SNAP
2.1 Giíi thiÖu.
SNAP (Synthesis Netlist Analysis & Program software) lµ mét ch¬ng
tr×nh phÇn mÒm cña ng Philips Semiconductors ®îc dïng ®Ó thiÕt
m¹ch logic trªn nng cÊu kiÖn cã thÓ lËp tr×nh ®îc cña Philips. Quy c¸ch
x©y ng ph¬ng tr×nh logic th× kh«ng p thuéc vµo lo¹i cÊu kiÖn PLD.
Sau khi pháng i cho mét ch logic, tr íc hÕt ta thÓ c ®Þnh
râ b¶n thiÕt kÕ m¹ch, sau ®ã chän bé thiÕt bÞ PLD.
2.2 C¸c b íc tiÕn nh trong SNAP
SNAP lµ mét ch¬ng tr×nh phÇn mÒm ®iÒu khiÓn thùc ®¬n cã tÝnh t¸c
®éng qua l¹i. ®å menu cho phÐp ta chän lo¹inh ho¹t ®éng trong SNAP
nh mong muèn.
SNAP 1.90 Copyright 1993 PHILIPS SEMICONDUCTOR All rights
reserved
Project : DEMO
Use cursor keys to select
modul
Use function keys to
enter
1:HELP 2:RUN 3:PROJECT 4:STATUS 5:SETUP 6:SAVE 7:DOS 8:EDIT 9:PRINT
Minimize
r
Equations
Abel2Sna
p
ScCapture
NetConv Edif NetGen MacSel
Merger
Waveforms SimNet Compiler
TestVector SimScl SimFlt ModGen DPI
SimPrt Plot
10:EXIT
c hép trªn h×nh vÏ tn thÓ hiÖn c ho¹t ®éng trong Snap ®Ó ta cã
thÓa chän ët cø ti ®iÓm nµo mµ kh«ng cÇn pi theo thø tù.
3. Ph¬ng pp thiÕt kÕ PLD.
Con ®êng u hiÖu nhÊt ®Ó thiÕt kÕ khi dông logic lËp tr×nh lµ
tiÖm cËn hép ®en. Tríc t, ta vÏ t hép ®en ®Ó thÓ hn chøc ng,
tm c¸c i vµo ra cÇn tht ®ã x¸c lËp c¸c mèi liªn quan cña c¸c ®Çu ra i
p kh¸c nhau cña c ®Çu vµo. §Æc tÝnh ®Çu ra cã thÓ ®îc bu dn
theo c bu thøc logic hoÆc b»ng sù chuyÓn ®æi c¸c tr¹ng ti cña m¹ch.
-c bíc tuÇn tù ®Ó thiÕt kÕ logic lËp tr×nh:
1. X¸c ®Þnh chøcng.
2. T¹o c ph¬ng tr×nh.
3. §a c¸c ph¬ng tr×nh vµo m¸ynh.
4. pháng vµ kiÓm tra.
5. Bnch.
6. LËp tr×nh cho cÊu kiÖn.
7. Km tra chøc n¨ng.
Sau khi hoµn thµnh bíc1, bíc 2 ta thùc hiÖn bíc 3 nh sau:
Nh ta ®· bt ph¬ng tr×nh logic vµ ph¬ng tr×nh tr¹ng th¸i ®Òu m
trong file ENQ. Do ®ã, ta t¹o mét ®Ò ¸n míing pm F3 (project), Snap t¹o
ra fileu cho ph¬ng tr×nh <project>, ENQ file míiy cã néi dung nh sau:
@PINLIST
@GROUPS
@TRUTHTABLE
@LOGIC EQUATIONS
@INPUT VECTORS
@OUTPUT VECTORS
@STATE VECTORS
@TRANSITIONS
4. Mét vÝ thÓ: MUX/DEMUX 4:4
4.1 Chøc n¨ng:
MUX/DEMUX 4:4 thùc hiÖn chøc n¨ng ph©n kªnh ghÐp kªnh i bèn
i vµo vµ bèn lèi ra tuú chän.
4.2 p tr×nh: ë thÝ dô y ta lËp tr×nh b»ng ph¬ng ph¸p ph¬ng tr×nh
logic
@PINLIST
ena I; Çu vµo km so¸t lèi ra cho phÐp,nhËnch cùc thÊp
"
dcs I; "§Çu vµo ®iÒu khiÓn híng tÝn hu:dcs=0 x to y dcs=1
y to x"
xa0 I; "§Çu vµo ®Þa chØ cñanh x"
xa1 I; "§Çu vµo ®Þa chØ cñanh x"